特許
J-GLOBAL ID：200903081638425632

半導体部材の製造方法

発明者：
坂口 清文

坂口 清文 について

, 
米原 隆夫

米原 隆夫 について


出願人/特許権者：
キヤノン株式会社

キヤノン株式会社 について


代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願2001-208316
公開番号（公開出願番号）：特開2002-118242
出願日： 1997年11月13日
公開日（公表日）： 2002年04月19日
要約：
【要約】【課題】 フローパターンディフェクトやCOPの影響を受けないことから高品質な半導体部材を得る。【解決手段】 シリコン基板11とシリコン基板上に配されたエピタキシャル化合物半導体層12とイオン注入層14とを有する第1の基体を用意する工程、第1の基体と第2の基体15とを該エピタキシャル化合物半導体層が内側に位置する多層構造体が得られるように貼り合わせる工程、及びイオン注入層14において多層構造体を分離する分離工程を有し、第2の基体15に移設されたエピタキシャル化合物半導体層12上には第1の基体を構成するシリコン基板は残留していない。
請求項（抜粋）：
シリコン基板と該シリコン基板上に配されたエピタキシャル化合物半導体層とイオン注入層とを有する第1の基体を用意する工程、該第1の基体と第2の基体とを該エピタキシャル化合物半導体層が内側に位置する多層構造体が得られるように貼り合わせる工程、及び該イオン注入層において該多層構造体を分離する分離工程を有し、該第2の基体に移設された該エピタキシャル化合物半導体層上には該第1の基体を構成する該シリコン基板は残留していないことを特徴とする半導体部材の製造方法。
IPC (5件)：
H01L 27/12 ,  H01L 21/02 ,  H01L 21/20 ,  H01L 21/205 ,  H01L 21/265
FI (6件)：
H01L 27/12 B ,  H01L 27/12 P ,  H01L 21/02 B ,  H01L 21/20 ,  H01L 21/205 ,  H01L 21/265 Q
Fターム (36件)：
5F045AA01 ,  5F045AA04 ,  5F045AA05 ,  5F045AA06 ,  5F045AA08 ,  5F045AA11 ,  5F045AA19 ,  5F045AB02 ,  5F045AB03 ,  5F045AB04 ,  5F045AB10 ,  5F045AB12 ,  5F045AB17 ,  5F045AB22 ,  5F045AB23 ,  5F045AB40 ,  5F045AC01 ,  5F045AC08 ,  5F045AD11 ,  5F045AD13 ,  5F045AE25 ,  5F045AF03 ,  5F045BB01 ,  5F045BB08 ,  5F045BB11 ,  5F045BB12 ,  5F045HA14 ,  5F045HA15 ,  5F045HA16 ,  5F052DA01 ,  5F052DA03 ,  5F052JA07 ,  5F052JA09 ,  5F052KA10 ,  5F052KB02 ,  5F052KB04
引用特許：
審査官引用 (9件)
全件表示
引用文献：
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM