半導体装置及びその製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：作田康夫
公報種別：公開公報
出願番号（国際出願番号）：特願2000-159545
公開番号（公開出願番号）：特開2001-338978
出願日： 2000年05月25日
公開日（公表日）： 2001年12月07日
要約：

【要約】【課題】下層配線がエッチング保護膜に覆われている場合でも、形状劣化による導通不良を起こすことなく、低誘電率のメチルシロキサン系膜に高アスペクト比の溝や孔を加工する。【解決手段】メチルシロキサン系膜6の上層に酸化ケイ素系膜7を形成した積層膜を形成し、ハードマスク8を用いてこの積層膜を加工する。【効果】エッチング保護膜5をエッチングする際には、酸化ケイ素系膜7がメチルシロキサン系膜6のハードマスクとして作用し、メチルシロキサン系膜6に肩落ちが転写するのを防ぐため、断線・短絡不良を起こすことなく、多層配線の寄生容量を低減できる。

請求項（抜粋）：

以下の工程を有する半導体装置の製造方法。第1の導体膜上にメチルシロキサン系膜を形成する第1工程上記メチルシロキサン系膜上に上記メチルシロキサン系膜と異なる絶縁膜を形成する第2工程上記絶縁膜上にハードマスクを形成する第3工程レジストをマスクとして上記ハードマスクにパターンを転写した後、上記レジストを除去する第4工程上記ハードマスクをマスクとして上記メチルシロキサン系膜と上記絶縁膜の積層膜を部分的に除去し、上記第1の導体膜の一部を露出する第5工程上記第5工程で形成された上記積層膜の凹部に上記第1の導体膜と電気的に接続された第2の導体膜を形成する第6工程

IPC (2件)：

H01L 21/768 , H01L 21/312

FI (3件)：

H01L 21/312 C , H01L 21/90 J , H01L 21/90 A

Fターム (39件)：

5F033HH11 , 5F033HH33 , 5F033JJ01 , 5F033JJ33 , 5F033KK11 , 5F033KK33 , 5F033MM01 , 5F033MM02 , 5F033MM12 , 5F033MM13 , 5F033NN06 , 5F033NN07 , 5F033NN37 , 5F033PP06 , 5F033PP15 , 5F033PP27 , 5F033QQ13 , 5F033QQ21 , 5F033QQ23 , 5F033QQ37 , 5F033QQ48 , 5F033QQ92 , 5F033RR01 , 5F033RR04 , 5F033RR06 , 5F033RR23 , 5F033RR25 , 5F033SS15 , 5F033SS22 , 5F033TT04 , 5F033XX23 , 5F033XX27 , 5F058AA10 , 5F058AD02 , 5F058AD05 , 5F058AD10 , 5F058AF04 , 5F058AG01 , 5F058AH02

引用特許：

審査官引用 (9件)

特開平3-190232
絶縁膜のエッチング方法
公報種別：公開公報出願番号：特願平4-134507 出願人：日本電気株式会社
半導体装置の製造方法
公報種別：公開公報出願番号：特願平9-307696 出願人：日本電気株式会社

全件表示

前のページに戻る