特許
J-GLOBAL ID：200903083681800580

半導体装置及びその製造方法

発明者：
池田 圭司

池田 圭司 について

, 
山下 良美

山下 良美 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 高橋 敬四郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-133056
公開番号（公開出願番号）：特開2003-332259
出願日： 2002年05月08日
公開日（公表日）： 2003年11月21日
要約：
【要約】【課題】 バンドギャップの大きな半導体にオーミック電極を形成したときの接触抵抗を低減させることが可能な半導体装置を提供する。【解決手段】 化合物半導体からなる半導体領域が露出した基板の半導体領域の表面上に、希土類金属からなる第1の膜を形成する。第1の膜の表面上に、主成分としてシリコンを含む第2の膜を形成する。第1の膜及び第2の膜を加熱して、第1の膜のうち少なくとも第2の膜に接する部分をシリサイド化する。
請求項（抜粋）：
化合物半導体からなる半導体領域が露出した基板の該半導体領域の表面上に、希土類金属からなる第1の膜を形成する工程と、前記第1の膜の表面上に、主成分としてシリコンを含む第2の膜を形成する工程と、前記第1の膜及び第2の膜を加熱して、前記第1の膜のうち少なくとも前記第2の膜に接する部分をシリサイド化する工程とを有する半導体装置の製造方法。
IPC (8件)：
H01L 21/28 301 ,  H01L 21/28 ,  H01L 21/331 ,  H01L 21/338 ,  H01L 29/737 ,  H01L 29/778 ,  H01L 29/812 ,  H01L 33/00
FI (6件)：
H01L 21/28 301 B ,  H01L 21/28 301 S ,  H01L 33/00 C ,  H01L 29/72 H ,  H01L 29/80 H ,  H01L 29/80 F
Fターム (38件)：
4M104AA04 ,  4M104BB19 ,  4M104CC01 ,  4M104DD02 ,  4M104DD78 ,  4M104DD84 ,  4M104FF13 ,  4M104GG04 ,  4M104GG06 ,  4M104HH15 ,  5F003BA92 ,  5F003BE90 ,  5F003BF06 ,  5F003BG06 ,  5F003BH07 ,  5F003BM03 ,  5F041AA21 ,  5F041CA04 ,  5F041CA40 ,  5F041CA48 ,  5F041CA57 ,  5F041CA82 ,  5F041CA85 ,  5F041CB11 ,  5F102FA03 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ02 ,  5F102GJ10 ,  5F102GK02 ,  5F102GL02 ,  5F102GL04 ,  5F102GM04 ,  5F102GQ01 ,  5F102GS01 ,  5F102GT01 ,  5F102GT03
引用特許：
出願人引用 (9件)
全件表示
審査官引用 (9件)
全件表示
引用文献：
出願人引用 (1件) 審査官引用 (1件)

前のページに戻る

TOP

BOTTOM