集積回路メモリ装置

発明者： ,
出願人/特許権者：
代理人 (4件)：大塚康徳 , 高柳司郎 , 大塚康弘 , 木村秀二
公報種別：公開公報
出願番号（国際出願番号）：特願2005-267439
公開番号（公開出願番号）：特開2006-093696
出願日： 2005年09月14日
公開日（公表日）： 2006年04月06日
要約：

【課題】一対の第1ビットラインとビットラインプリチャージ/選択回路に電気的に接続される第1カラムメモリセルを有する集積回路メモリ装置を開示する。【解決手段】ビットラインプリチャージ/選択回路は、薄膜トランジスタからなる少なくとも一つの積層構造を有する。このような薄膜トランジスタは第1PMOSプルアップ薄膜トランジスタ及び第1NMOSパス薄膜トランジスタを有する。また、薄膜トランジスタは、一対の第1ビットラインの一つのラインに電気的に接続される。1カラムメモリセルは薄膜トランジスタSRAMセルを含む。【選択図】図4

請求項（抜粋）：

一対の第1ビットラインに電気的に接続された第1カラムメモリセルと、前記一対の第1ビットラインの中から一つのビットラインに電気的に接続されて、積層して配列された第1PMOSプルアップトランジスタと第1NMOSパストランジスタを有するビットラインプリチャージ/選択回路を含むことを特徴とする集積回路メモリ装置。

IPC (4件)：

H01L 27/11 , H01L 21/824 , G11C 11/41 , H01L 29/786

FI (3件)：

H01L27/10 381 , G11C11/34 M , H01L29/78 613B

Fターム (19件)：

5B015JJ01 , 5B015KA33 , 5B015KA37 , 5B015PP01 , 5F083BS00 , 5F083GA05 , 5F083GA09 , 5F083GA11 , 5F083KA06 , 5F083LA03 , 5F110AA04 , 5F110AA09 , 5F110BB04 , 5F110BB07 , 5F110BB11 , 5F110CC02 , 5F110EE31 , 5F110GG02 , 5F110GG12

引用特許：

出願人引用 (1件)

米国特許第5、715、189号明細書

審査官引用 (8件)

半導体記憶装置
公報種別：公開公報出願番号：特願平9-359276 出願人：株式会社日立製作所
半導体集積回路装置
公報種別：公開公報出願番号：特願2001-116255 出願人：株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ
薄膜トランジスタを有する多層半導体集積回路
公報種別：公開公報出願番号：特願平4-164303 出願人：株式会社半導体エネルギー研究所

全件表示

前のページに戻る