特許
J-GLOBAL ID:200903086970849103

磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法

発明者:
出願人/特許権者:
代理人 (6件): 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  村松 貞男 ,  橋本 良郎
公報種別:公開公報
出願番号(国際出願番号):特願2004-074460
公開番号(公開出願番号):特開2005-268289
出願日: 2004年03月16日
公開日(公表日): 2005年09月29日
要約:
【課題】書き込み電流の低減を図る。【解決手段】磁気ランダムアクセスメモリは、第1の方向に延在されたビット線11と、ビット線と重なって第1の方向に延在された第1の領域を有するワード線12と、ビット線とワード線の第1の領域との間に設けられた磁気抵抗素子10と、ビット線の上面及び両側面に設けられた第1のヨーク層21と、ワード線の下面及び両側面に設けられた第2のヨーク層22とを具備する。磁気抵抗素子は、無通電時の磁化容易軸の向きが第1の方向に対して30乃至60°傾いている記録層32と、記録層と第1の磁気結合で磁気的に結合された上部強磁性層30と、記録層と第2の磁気結合で磁気的に結合された下部強磁性層34と、記録層と上部強磁性層との間に設けられた非磁性層31と、記録層と下部強磁性層との間に設けられた非磁性層(トンネルバリア層)33とを有する。【選択図】 図2
請求項(抜粋):
第1の方向に延在された第1の書き込み配線と、 前記第1の書き込み配線と重なって前記第1の方向に延在された第1の領域と前記第1の方向と異なる第2の方向に延在された第2の領域とを有する第2の書き込み配線と、 前記第1の書き込み配線と前記第2の書き込み配線の前記第1の領域との間に設けられた磁気抵抗素子と、 前記第1の書き込み配線の前記磁気抵抗素子と対向する面と反対側の面及び両側面に設けられ、磁性層で形成された第1のヨーク層と、 前記第2の書き込み配線の前記磁気抵抗素子と対向する面と反対側の面及び両側面に設けられ、磁性層で形成された第2のヨーク層と を具備する磁気ランダムアクセスメモリであって、 前記磁気抵抗素子は、 強磁性体で形成され、第1の面と第2の面とを備え、磁化容易軸を有し、無通電時の前記磁化容易軸の向きが前記第1の方向に対して30乃至60°傾いている記録層と、 前記記録層の前記第1の面側に設けられ、無通電時に前記第1の方向に磁化が向く強磁性体で形成され、前記記録層と第1の磁気結合で磁気的に結合された第1の強磁性層と、 前記記録層の前記第2の面側に設けられ、無通電時に前記第1の方向に磁化が向く強磁性体で形成され、前記記録層と第2の磁気結合で磁気的に結合された第2の強磁性層と、 前記記録層と前記第1の強磁性層との間に設けられた第1の非磁性層と、 前記記録層の前記第2の強磁性層との間に設けられた第2の非磁性層と を有することを特徴とする磁気ランダムアクセスメモリ。
IPC (3件):
H01L27/105 ,  G11C11/15 ,  H01L43/08
FI (3件):
H01L27/10 447 ,  G11C11/15 112 ,  H01L43/08 Z
Fターム (2件):
5F083FZ10 ,  5F083GA05
引用特許:
出願人引用 (2件) 審査官引用 (11件)
全件表示
引用文献:
審査官引用 (1件)
  • Technical Digest of 2003 IEEE International Electron Devices Meeting, 20031208, 34.6.1-34.6.3

前のページに戻る