特許
J-GLOBAL ID:200903088706093974

マルチチップ

発明者:
出願人/特許権者:
代理人 (1件): 萩原 誠
公報種別:公開公報
出願番号(国際出願番号):特願2003-181599
公開番号(公開出願番号):特開2004-046854
出願日: 2003年06月25日
公開日(公表日): 2004年02月12日
要約:
【課題】内蔵された各チップの性能を十分に動作させることができるマルチチップを提供する。【解決手段】本発明のマルチチップは、第1チップ選択信号によりイネーブルされ、第1レディー/ビジー信号に自己の状態を知らせる第1チップと、第2チップ選択信号によりイネーブルされ、第2レディー/ビジー信号に自己の状態を知らせる第2チップとを含み、外部ホストとの相互動作のために、制御信号が第1及び第2チップに連結される。本発明のマルチチップによれば、マルチチップに内蔵されるチップに各々対応されて、該当のチップの状態を示すレディー/ビジー信号を有し、レディー状態のチップは、他のチップのビジー状態が終わることを待つ必要なしに外部ホストから命令される動作を実行することができる。これにより、マルチチップを内蔵するメモリシステムは、従来のTlossのような時間の損失を無くすことができ、メモリシステムの性能が向上する。【選択図】 図3
請求項(抜粋):
多数のチップを内蔵するマルチチップにおいて、 第1チップ選択信号によりイネーブルされ、第1レディー/ビジー信号に自己の状態を知らせる第1チップと、 第2チップ選択信号によりイネーブルされ、第2レディー/ビジー信号に自己の状態を知らせる第2チップと、を具備する、ことを特徴とするマルチチップ。
IPC (1件):
G06F12/06
FI (1件):
G06F12/06 525A
Fターム (1件):
5B060CA12
引用特許:
審査官引用 (9件)
全件表示

前のページに戻る