特許
J-GLOBAL ID：200903091005485739

効率的なバス機構及びコヒーレンス制御を有する繰り返しチップ構造を有するスケーラブル共用メモリ・マルチプロセッサ・コンピュータ・システム

発明者：
マイケル・イグナトウスキ

マイケル・イグナトウスキ について

, 
トーマス・ジェイ・ヘラー・ジュニア

トーマス・ジェイ・ヘラー・ジュニア について

, 
ゴットフライド・ゴールドライアン

ゴットフライド・ゴールドライアン について


出願人/特許権者：
インターナショナル・ビジネス・マシーンズ・コーポレ-ション

インターナショナル・ビジネス・マシーンズ・コーポレ-ション について


代理人 (1件)： 坂口 博 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-278528
公開番号（公開出願番号）：特開2001-147903
出願日： 2000年09月13日
公開日（公表日）： 2001年05月29日
要約：
【要約】 (修正有)【課題】 単純な製造可能性を有する高度にスケーラブルな高性能共用メモリ・コンピュータ・システムのための新規の構造を提供すること。【解決手段】 固有のタイプのノード内バス機構が、各ノード内の各システム・セルを同一ノード内の他の各セルに接続する。ノード間バスは複数のノードにより共用され得る。たとえ共用メモリ・システムの全てのセル内の全てのメモリ・サブセットが、全てのプロセッサによりアクセス可能であっても、共用メモリ内で発生するバス競合が多大に低減される。ノード・ディレクトリは、コンピュータ・システム内の全てのプロセッサ・キャッシュ内で変更される全てのデータのコヒーレンスを自動的に管理して、コンピュータ・システム内の全てのノードに渡り、データ・コヒーレンスを提供する。
請求項（抜粋）：
1つ以上のノードから成るスケーラブル・コンピュータ・システムであって、任意のノードのサイズ及びシステム内のノードの数が、コンピュータ・システムのサイズ及び性能を変更するために容易に変更可能であり、コンピュータ・システム内の各ノードが、専用キャッシュ(L1キャッシュ)を有する少なくとも1つの中央プロセッサと、メモリ制御装置とを含み、それぞれが同一の製造仕様を有して、容易な複製をサポートする、各ノード内の複数のプロセッサ半導体チップ(プロセッサ・チップ)と、コンピュータ・システム内の全てのプロセッサ・チップ上の全ての中央プロセッサによりアクセス可能な、コンピュータ・システム内の共用メモリを提供する複数のRAM(ランダム・アクセス・メモリ)半導体チップであって、共用メモリがコンピュータ・システム内のRAM全体から成り、コンピュータ・システム内の異なるプロセッサ・チップ上のメモリ制御装置に接続されるRAMの複数のサブセット(RAMセクション)に分割される、複数のRAMチップと、各々がそれぞれのRAMセクションと、それぞれのプロセッサ・チップ上のそれぞれのメモリ制御装置との間に局所的に接続され、それぞれのプロセッサ・チップ上の各プロセッサに対して、局所的に接続されるRAMセクションとの間の直接アクセスを提供する複数のローカル・メモリ・バスと、同一ノード内の各プロセッサ・チップに接続されて、同一ノード内の任意のプロセッサ・チップによりアクセスされる共用メモリ内のデータを記憶する、各ノード内のノード・キャッシュと、同一ノード内のノード・キャッシュと、同一ノード内の各プロセッサ・チップとに接続される、各ノード内のノード・ディレクトリと、各プロセッサ・チップを同一ノード内のノード・キャッシュ及びノード・ディレクトリに接続して、任意のプロセッサがそのプロセッサを含むプロセッサ・チップに直結されないRAMセクションをアクセスするとき、ノード内の任意のプロセッサが、ノードの共用メモリの任意のRAMセクション上のデータをアクセスすることを可能にする、各ノード内のノード内バス機構とを含む、スケーラブル・コンピュータ・システム。
IPC (5件)：
G06F 15/16 640 ,  G06F 12/06 530 ,  G06F 12/08 531 ,  G06F 12/08 ,  G06F 12/08 551
FI (5件)：
G06F 15/16 640 Z ,  G06F 12/06 530 F ,  G06F 12/08 531 B ,  G06F 12/08 531 E ,  G06F 12/08 551 C
引用特許：
審査官引用 (26件)
全件表示

前のページに戻る

TOP

BOTTOM