特許
J-GLOBAL ID：200903093330756156

半導体装置の製造方法

発明者：
平野 幹二

平野 幹二 について

, 
井筒 康文

井筒 康文 について


出願人/特許権者：
松下電子工業株式会社

松下電子工業株式会社 について


代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-188755
公開番号（公開出願番号）：特開2001-015700
出願日： 1999年07月02日
公開日（公表日）： 2001年01月19日
要約：
【要約】【課題】 一半導体基板上に強誘電体薄膜を用いた容量素子を有する半導体装置の製造方法において、下地となる不純物を含む層間絶縁膜と容量素子の下電極との反応より誘発される層間リークおよび層間絶縁膜と容量素子の下電極との密着性の劣化による下電極中のボイド発生で誘発される上層アルミ配線のブリッジ、断線を防止する。【解決手段】 前記強誘電体薄膜106を用いた容量素子108の下地となる不純物を含む層間絶縁膜102を形成した後、当該不純物を含む層間絶縁膜102上に不純物を含まない酸化シリコン薄膜103を成長し、高温熱処理により当該酸化シリコン薄膜103を焼きしめる工程を実施する。
請求項（抜粋）：
一半導体基板上に強誘電体薄膜を用いた容量素子を有する半導体装置の製造方法において、前記一半導体基板上に下地のトランジスタ形成層と分離する不純物を含む層間絶縁膜を形成する工程と、前記不純物を含む層間絶縁膜上に不純物を含まない酸化シリコン薄膜を形成する工程と、前記酸化シリコン薄膜上にバリア層としてチタン薄膜を堆積する工程と、前記チタン薄膜を高温熱処理により酸化チタン薄膜とする工程と、前記酸化チタン薄膜上に容量素子の第一の電極となる白金薄膜を堆積する工程と、前記白金薄膜上に強誘電体薄膜を堆積し結晶化温度以上で熱処理を行う工程と、前記強誘電体薄膜上に容量素子の第二の電極となる白金薄膜を堆積する工程とを少なくとも有することを特徴とする半導体装置の製造方法。
IPC (5件)：
H01L 27/10 451 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/108 ,  H01L 21/8242
FI (3件)：
H01L 27/10 451 ,  H01L 27/04 C ,  H01L 27/10 651
Fターム (19件)：
5F038AC05 ,  5F038AC09 ,  5F038AC15 ,  5F038AC18 ,  5F038CD18 ,  5F038DF05 ,  5F038EZ17 ,  5F038EZ20 ,  5F083FR01 ,  5F083GA27 ,  5F083GA30 ,  5F083JA17 ,  5F083JA36 ,  5F083JA38 ,  5F083JA56 ,  5F083PR12 ,  5F083PR23 ,  5F083PR33 ,  5F083PR38
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM