特許
J-GLOBAL ID:200903093387845813

半導体装置、半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (2件): 石島 茂男 ,  阿部 英樹
公報種別:公開公報
出願番号(国際出願番号):特願2003-320838
公開番号(公開出願番号):特開2005-093479
出願日: 2003年09月12日
公開日(公表日): 2005年04月07日
要約:
【課題】高耐圧の半導体装置を提供する。 【解決手段】活性溝22aの一部に活性溝充填領域23aを残し、ゲート溝83の下方に位置する埋込領域24に接続しておく。活性溝充填領域23aをソース電極膜58aに接続し、ソース領域64と同電位になるようにしておく。ベース領域32aと導電層12の間が逆バイアスされるとき、埋込領域24と導電層12の間も逆バイアスされるので、空乏層が一緒に広がり、耐圧が高くなる。【選択図】 図26
請求項(抜粋):
第一導電型の導電層を有する処理基板と、 前記導電層の内部表面に形成された第二導電型のベース領域と、 前記導電層の前記ベース領域が配置された位置に底部が前記ベース領域の底面よりも深く形成されたゲート溝と、 前記ゲート溝の側面に配置されたゲート絶縁膜と、 前記ゲート溝内に配置され、前記ゲート絶縁膜と接触されたゲート電極プラグと、 前記ベース領域内の前記ゲート絶縁膜と接触する位置に配置され、前記ベース領域によって前記導電層から分離された第一導電型のソース領域と、 前記ゲート溝の下方位置に配置され、前記ゲート電極プラグとは絶縁された第二導電型の埋込領域と、 前記ソース領域に接触されたソース電極膜と、 前記埋込領域に接触し、前記ソース電極膜と電気的に短絡された第二導電型の活性溝充填領域とを有する半導体装置。
IPC (2件):
H01L29/78 ,  H01L21/336
FI (11件):
H01L29/78 652H ,  H01L29/78 652G ,  H01L29/78 652P ,  H01L29/78 652S ,  H01L29/78 652T ,  H01L29/78 653C ,  H01L29/78 655C ,  H01L29/78 655F ,  H01L29/78 655G ,  H01L29/78 658A ,  H01L29/78 658G
引用特許:
出願人引用 (1件)
  • 特開平03-69017
審査官引用 (9件)
全件表示

前のページに戻る