特許
J-GLOBAL ID：200903094438291768

半導体チップの製造方法

発明者：
有田 潔

有田 潔 について

, 
針貝 篤史

針貝 篤史 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (3件)： 岩橋 文雄 ,  内藤 浩樹 ,  永野 大介
公報種別：公開公報
出願番号（国際出願番号）：特願2007-028933
公開番号（公開出願番号）：特開2008-193034
出願日： 2007年02月08日
公開日（公表日）： 2008年08月21日
要約：
【課題】テストパターンの除去を汎用性を確保しながら簡素な工程で効率よく行うことができる半導体チップの製造方法を提供することを目的とする。【解決手段】複数のチップ領域に形成された集積回路3とスクライブライン2aに形成されたテストパターン4とを有する半導体ウェハ1をプラズマエッチングにより分割して個片の半導体チップを製造する方法において、半導体ウェハ1において集積回路3が形成された側の表面1aにプラズマエッチングにおけるマスクとなる保護シート5を貼り付け、スクライブライン2aに沿ってレーザ光9aを照射して保護シート5を所定幅だけ除去してプラズマダイシング用の開口部5bを有するマスクを形成するとともに、テストパターン4を半導体ウェハ1の表面層とともにレーザ光9aにより除去する。これにより、テストパターンの除去を汎用性を確保しながら簡素な工程で効率よく行うことができる。【選択図】図3
請求項（抜粋）：
スクライブラインによって区画される複数の領域に形成された集積回路と前記スクライブラインに形成されたテストパターンとを有する半導体ウェハをプラズマエッチングにより個々の集積回路毎に分割して個片の半導体チップを製造する半導体チップの製造方法であって、 前記半導体ウェハにおいて前記集積回路が形成された側の表面に前記プラズマエッチングにおけるマスクとなる保護シートを貼り付け、さらに裏面に個片に分割された状態の半導体チップを保持するための保持シートを貼り付けるシート貼り付け工程と、 前記保護シートが貼り付けられた前記半導体ウェハのスクライブラインに沿ってレーザ光を前記保護シート側から照射することにより、前記スクライブライン上の前記保護シートを所定幅だけ除去して前記マスクを形成するとともに、前記テストパターンを半導体ウェハの表面層とともに除去するテストパターン除去工程と、 前記テストパターン除去工程の後、前記半導体ウェハにおいて前記除去された所定幅の保護シートに対応する部分をプラズマエッチングすることにより、前記レーザ光の照射によって生じたダメージ層を除去するとともに前記半導体ウェハを個々の集積回路毎に分割するプラズマダイシング工程と、 前記プラズマダイシング工程の後、前記保護シートを半導体ウェハの表面から除去する保護シート除去工程とを含むことを特徴とする半導体チップの製造方法。
IPC (2件)：
H01L 21/301 ,  H01L 21/302
FI (4件)：
H01L21/78 Q ,  H01L21/78 S ,  H01L21/78 M ,  H01L21/302 201B
Fターム (6件)：
5F004AA16 ,  5F004BB03 ,  5F004DB01 ,  5F004DB23 ,  5F004EB04 ,  5F004EB08
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM