特許
J-GLOBAL ID：200903094861185966

半導体パッケ-ジ、半導体装置、及び半導体パッケ-ジの製造方法

発明者：
舩倉 寛

舩倉 寛 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 三好 秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-013393
公開番号（公開出願番号）：特開2000-216299
出願日： 1999年01月21日
公開日（公表日）： 2000年08月04日
要約：
【要約】【課題】 パッケージの反り量を小さくすることが可能な薄型の半導体パッケージを提供する。【解決手段】 表面に配線層が配設された絶縁基材と、前記絶縁基材の配線層と電気的に接続された薄型シリコンチップと、前記薄型シリコンチップの保護用に形成された低熱膨張係数の樹脂封止層とを備える。前記薄型シリコンチップの厚さは、30μmから150μmの範囲内とし、前記樹脂封止層の熱膨張係数は、5ppmから20ppmの範囲内とする。また、前記樹脂封止層は、ゴム状の樹脂で構成するのが望ましい。
請求項（抜粋）：
表面に配線層が配設された絶縁基材と、前記絶縁基材の配線層と電気的に接続された薄型シリコンチップと、前記薄型シリコンチップの保護用に形成された低熱膨張係数の樹脂封止層とを備えたことを特徴とする半導体パッケージ。
IPC (5件)：
H01L 23/29 ,  H01L 23/31 ,  C08L101/12 ,  H01L 21/56 ,  H01L 23/28
FI (4件)：
H01L 23/30 D ,  C08L101/12 ,  H01L 21/56 E ,  H01L 23/28 T
Fターム (20件)：
4J002AA001 ,  4J002AC001 ,  4J002CP001 ,  4J002GJ00 ,  4J002GQ05 ,  4M109AA01 ,  4M109BA05 ,  4M109CA05 ,  4M109CA12 ,  4M109DB17 ,  4M109EA11 ,  4M109EC04 ,  4M109EE02 ,  5F061AA01 ,  5F061BA05 ,  5F061CA05 ,  5F061CA12 ,  5F061CB02 ,  5F061CB04 ,  5F061DE03
引用特許：
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM