特許
J-GLOBAL ID:200903094891124406

半導体装置

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2005-268910
公開番号(公開出願番号):特開2006-113571
出願日: 2005年09月15日
公開日(公表日): 2006年04月27日
要約:
【課題】 本発明は、アクティブマトリクス型の表示装置において、配線の断面積を増大させることなく、相性の悪い2つの膜(ITO膜とアルミニウム膜)からなる配線や電極等を接続し、且つ、大画面化しても低消費電力を実現することを課題とする。【解決手段】 本発明は、上層と、上層よりも広い幅を有する下層とからなる2層構造とする。TiまたはMoからなる第1導電層を設け、その上に電気抵抗値の低いアルミニウム単体(純アルミニウム)からなる第2導電層を設ける。上層の端面から突出させた下層部分と、ITOとを接合させる。【選択図】 図1
請求項(抜粋):
絶縁表面を有する基板上に、半導体薄膜を有する複数の薄膜トランジスタと、透明導電膜とを有する半導体装置であり、 前記半導体装置は、前記半導体薄膜と接する第1導電層と、前記第1導電層上に接する第2導電層とを積層した電極または配線を有し、 前記第1導電層は、前記第2導電層より広い幅を有し、 前記第1導電層において前記第2導電層の端部から延在している部分に接する透明導電膜を有していることを特徴とする半導体装置。
IPC (4件):
G09F 9/30 ,  H01L 29/786 ,  G02F 1/136 ,  H01L 51/50
FI (4件):
G09F9/30 338 ,  H01L29/78 612C ,  G02F1/1368 ,  H05B33/14 A
Fターム (86件):
2H092GA11 ,  2H092GA51 ,  2H092GA60 ,  2H092JA24 ,  2H092JA34 ,  2H092JA46 ,  2H092JB56 ,  2H092JB58 ,  2H092MA04 ,  2H092MA05 ,  2H092MA07 ,  2H092MA12 ,  2H092MA14 ,  2H092MA17 ,  2H092MA30 ,  2H092NA25 ,  2H092PA01 ,  2H092PA02 ,  2H092PA03 ,  2H092PA06 ,  2H092PA08 ,  2H092PA10 ,  2H092PA11 ,  2H092PA13 ,  3K007AB18 ,  3K007BA06 ,  3K007DB03 ,  3K007GA00 ,  5C094AA22 ,  5C094AA31 ,  5C094BA03 ,  5C094BA29 ,  5C094BA43 ,  5C094CA19 ,  5C094DB04 ,  5C094EA10 ,  5C094FB12 ,  5C094HA07 ,  5C094HA08 ,  5C094HA10 ,  5F110AA03 ,  5F110BB01 ,  5F110BB04 ,  5F110CC05 ,  5F110CC07 ,  5F110DD02 ,  5F110DD03 ,  5F110DD13 ,  5F110DD14 ,  5F110DD15 ,  5F110DD17 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE14 ,  5F110FF28 ,  5F110FF30 ,  5F110GG01 ,  5F110GG02 ,  5F110GG13 ,  5F110GG25 ,  5F110GG43 ,  5F110GG45 ,  5F110GG47 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ12 ,  5F110HJ23 ,  5F110HL01 ,  5F110HL03 ,  5F110HL04 ,  5F110HL11 ,  5F110HL12 ,  5F110HM03 ,  5F110HM15 ,  5F110NN03 ,  5F110NN22 ,  5F110NN23 ,  5F110NN35 ,  5F110NN72 ,  5F110PP03 ,  5F110PP34 ,  5F110QQ19 ,  5F110QQ23 ,  5F110QQ28
引用特許:
出願人引用 (6件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る