半導体装置、半導体装置の製造方法

発明者： , ,
出願人/特許権者： ,
代理人 (1件)：須山佐一
公報種別：公開公報
出願番号（国際出願番号）：特願2001-220333
公開番号（公開出願番号）：特開2003-031705
出願日： 2001年07月19日
公開日（公表日）： 2003年01月31日
要約：

【要約】【課題】半導体装置を構成する素子の微細化を進めつつ製造不良や動作上の信頼性不良の低減と素子間の特性ばらつきの低減とを実現する、シリコン窒化膜を有する半導体装置およびその製造方法を提供すること。【解決手段】 3層膜(酸化膜、窒化膜、酸化膜)を挟むシリコン層および第2のシリコン層の3層膜に接する側の面の端部かどを丸め、上記2つのシリコン層の端部における電界集中を緩和する。加えて、3層膜水準におけるくびれのない形状を実現し、側壁に接して埋め込み絶縁層を形成するときにその中のボイド発生を抑制する。さらに、シリコン層または第2のシリコン層の側壁からの窒化膜の突起量を、窒化膜の膜厚よりも小さくし、酸化膜層の形成時の応力により窒化膜端部が折れることが構造的になくす。

請求項（抜粋）：

側壁を有するシリコン層と、前記シリコン層に接してその上に形成され、シリコン窒化膜を含みかつ側壁を有する絶縁層と、前記絶縁層に接してその上に形成され、側壁を有する第2のシリコン層と、前記シリコン層と前記絶縁層と前記第2のシリコン層の前記側壁に連続的に形成されたシリコン酸化膜層とを具備する構造体を平面方向に複数有し、前記複数の構造体のうちの隣り合う構造体の前記シリコン酸化膜層の間には、第2の絶縁層が満たされ、前記シリコン層および前記第2のシリコン層の前記絶縁層に接する側の面の前記シリコン酸化膜層側端部かどの丸まりが、曲率半径として前記絶縁層の酸化膜換算膜厚の1/5以上であり、前記シリコン酸化膜層間の前記絶縁層水準における前記第2の絶縁層の幅が、前記シリコン酸化膜層間の前記第2の絶縁層の最小幅の1.05倍以下であることを特徴とする半導体装置。

IPC (4件)：

H01L 21/8247 , H01L 27/115 , H01L 29/788 , H01L 29/792

FI (2件)：

H01L 29/78 371 , H01L 27/10 434

Fターム (30件)：

5F083EP02 , 5F083EP18 , 5F083EP23 , 5F083EP55 , 5F083EP56 , 5F083EP57 , 5F083JA04 , 5F083JA35 , 5F083JA39 , 5F083JA53 , 5F083JA56 , 5F083NA01 , 5F083PR05 , 5F083PR07 , 5F083PR12 , 5F083PR21 , 5F083PR29 , 5F083PR33 , 5F083PR40 , 5F101BA29 , 5F101BA36 , 5F101BA45 , 5F101BB05 , 5F101BD02 , 5F101BD35 , 5F101BH02 , 5F101BH03 , 5F101BH13 , 5F101BH16 , 5F101BH19

引用特許：

審査官引用 (8件)

半導体記憶装置およびその製造方法
公報種別：公開公報出願番号：特願平9-057664 出願人：株式会社東芝
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平7-256304 出願人：東芝マイクロエレクトロニクス株式会社, 株式会社東芝
半導体装置の製造方法
公報種別：公開公報出願番号：特願平9-319706 出願人：株式会社東芝

全件表示

前のページに戻る