特許
J-GLOBAL ID:200903097368988250

半導体装置および半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (7件): 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行 ,  荒川 伸夫
公報種別:公開公報
出願番号(国際出願番号):特願2007-339952
公開番号(公開出願番号):特開2009-164208
出願日: 2007年12月28日
公開日(公表日): 2009年07月23日
要約:
【課題】ガスの発生がきわめて多量な導電性接着剤を用いて半導体素子の接続を行う場合においても、半導体素子の裏面に溝加工などの加工を不要とし、接続層内部にガスがトラップされることにより形成される接続欠陥としてのボイドの発生を抑制することである。【解決手段】半導体素子1を基材2に接続するための接続層が、空隙層13と、接合層7との積層構造となっていることにより、接続の過程でガスを効率よく接続層の外部に放散することができる。【選択図】図1
請求項(抜粋):
主表面を有する基材と、 半導体素子と、 前記基材と前記半導体素子との間にこれらを接続するための接続層とを備え、 前記接続層は、その中に連続した空隙が存在する空隙層と、前記空隙層中よりも連続した空隙が相対的に少ない接合層とを含んだ積層体であることを特徴とする、半導体装置。
IPC (1件):
H01L 21/52
FI (2件):
H01L21/52 A ,  H01L21/52 C
Fターム (4件):
5F047AA11 ,  5F047AA17 ,  5F047BA00 ,  5F047BB11
引用特許:
出願人引用 (1件) 審査官引用 (5件)
全件表示

前のページに戻る