特許
J-GLOBAL ID：200903097415395689

不揮発性半導体メモリ装置およびその製造方法

発明者：
神谷 栄二

神谷 栄二 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (7件)： 鈴江 武彦 ,  村松 貞男 ,  坪井 淳 ,  橋本 良郎 ,  河野 哲 ,  中村 誠 ,  河井 将次
公報種別：公開公報
出願番号（国際出願番号）：特願2002-199915
公開番号（公開出願番号）：特開2004-047541
出願日： 2002年07月09日
公開日（公表日）： 2004年02月12日
要約：
【課題】本発明は、ゲート先作りのNAND型フラッシュメモリにおいて、STIを形成するためのCMP処理のマージンが低下するのを改善できるようにすることを最も主要な特徴とする。【解決手段】たとえば、セルアレイ21は、第1の膜厚を有するVcc酸化膜21aを用いて形成する。このセルアレイ21に隣接するロウデコーダ回路31は、上記Vcc酸化膜21aよりも厚い、第2の膜厚を有するVpp酸化膜31aを用いて形成する。また、上記ロウデコーダ回路31に近接して設けられるガードリング41およびダミーAAパターン51は、上記Vpp酸化膜31aと同じ膜厚の、Vpp酸化膜41a,51aをそれぞれ用いて形成する構成とされている。【選択図】 図1
請求項（抜粋）：
第1の膜厚を有する第1のゲート絶縁膜を備えて形成されたメモリセルアレイと、 前記第1のゲート絶縁膜よりも厚い、第2の膜厚を有する第2のゲート絶縁膜を備えて形成された高耐圧系トランジスタ部と、 前記第2のゲート絶縁膜を備えて形成された周辺回路部と を具備したことを特徴とする不揮発性半導体メモリ装置。
IPC (7件)：
H01L21/8247 ,  H01L21/8234 ,  H01L27/088 ,  H01L27/10 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792
FI (5件)：
H01L29/78 371 ,  H01L27/10 481 ,  H01L27/10 434 ,  H01L27/08 102C ,  H01L27/08 102H
Fターム (28件)：
5F048AA05 ,  5F048AB01 ,  5F048AC01 ,  5F048BA01 ,  5F048BB05 ,  5F048BB16 ,  5F048BE03 ,  5F048BG01 ,  5F048BG13 ,  5F048BH05 ,  5F083EP76 ,  5F083ER22 ,  5F083GA27 ,  5F083LA05 ,  5F083NA01 ,  5F083PR06 ,  5F083PR40 ,  5F083ZA07 ,  5F083ZA08 ,  5F083ZA28 ,  5F101BD27 ,  5F101BD34 ,  5F101BD35 ,  5F101BD36 ,  5F101BD38 ,  5F101BE07 ,  5F101BH13 ,  5F101BH21
引用特許：
出願人引用 (11件)
全件表示
審査官引用 (11件)
全件表示

前のページに戻る

TOP

BOTTOM