特許
J-GLOBAL ID：200903097515744290

メモリの製造方法およびメモリ

発明者：
松下 重治

松下 重治 について

, 
本間 運也

本間 運也 について


出願人/特許権者：
三洋電機株式会社

三洋電機株式会社 について


代理人 (1件)： 宮園 博一
公報種別：公開公報
出願番号（国際出願番号）：特願2004-076952
公開番号（公開出願番号）：特開2004-311974
出願日： 2004年03月17日
公開日（公表日）： 2004年11月04日
要約：
【課題】メモリセルから読み出される信号の強度を向上させることが可能なメモリの製造方法を提供する。【解決手段】このメモリの製造方法は、IrSiN膜13およびPt膜14からなる下部電極上にSBT膜からなる強誘電体膜15を形成する工程と、強誘電体膜15の一部を所定の厚み分エッチングすることにより、記憶部15aと薄膜部15bとを形成する工程と、少なくとも薄膜部15bを覆うようにシリコン窒化膜17を形成する工程と、シリコン窒化膜17上の所定領域にレジスト膜23を形成した後、レジスト膜23をマスクとしてシリコン窒化膜17および強誘電体膜15の薄膜部15bをパターニングする工程とを備えている。【選択図】図12
請求項（抜粋）：
第1電極膜上に記憶材料膜を形成する工程と、 前記記憶材料膜の一部を所定の厚み分エッチングすることにより、記憶部と、エッチングされた薄膜部とを形成する工程と、 少なくとも前記記憶材料膜の薄膜部を覆うように絶縁膜を形成する工程と、 前記絶縁膜上の所定領域にエッチングマスクを形成した後、前記エッチングマスクをマスクとして、前記絶縁膜および前記記憶材料膜の薄膜部をエッチングすることによって、前記記憶材料膜の薄膜部をパターニングする工程とを備えた、メモリの製造方法。
IPC (3件)：
H01L27/105 ,  H01L27/10 ,  H01L43/08
FI (4件)：
H01L27/10 444Z ,  H01L27/10 481 ,  H01L43/08 Z ,  H01L27/10 447
Fターム (20件)：
5F083FR01 ,  5F083FZ10 ,  5F083JA15 ,  5F083JA17 ,  5F083JA36 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA56 ,  5F083KA01 ,  5F083KA05 ,  5F083MA06 ,  5F083MA19 ,  5F083NA01 ,  5F083NA08 ,  5F083PR21 ,  5F083PR23 ,  5F083PR33 ,  5F083PR36 ,  5F083PR40
引用特許：
出願人引用 (1件)
  • 誘電体素子
    公報種別：公開公報   出願番号：特願2000-284892   出願人：三洋電機株式会社
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM