半導体装置の製造方法

発明者： , ,
出願人/特許権者：
代理人 (6件)：深見久郎 , 森田俊雄 , 仲村義平 , 堀井豊 , 野田久登 , 酒井將行
公報種別：公開公報
出願番号（国際出願番号）：特願2006-341151
公開番号（公開出願番号）：特開2008-153501
出願日： 2006年12月19日
公開日（公表日）： 2008年07月03日
要約：

【課題】カップリング比の低下を抑制しつつ、スタックゲートの側壁をエッチングすることのできる半導体装置の製造方法を提供する。【解決手段】基板SB上に、多結晶状態の第1シリコン層S1pと、絶縁層ILと、アモルファス状態の第2シリコン層S2aとを有する積層膜が形成される。この積層膜がパターニングされて、第1シリコン層S1pを有するフローティングゲートFGと、絶縁層ILを有するゲート間絶縁膜GIと、第2シリコン層S2aを有するコントロールゲートCGとを含む積層体LBが形成される。多結晶シリコンのエッチング速度がアモルファスシリコンのエッチング速度よりも速いエッチング条件で積層体LBの側壁がエッチングされる。【選択図】図16

請求項（抜粋）：

基板上に設けられた多結晶状態の第1シリコン層と、前記第1シリコン層上に設けられた絶縁層と、前記絶縁層上に設けられたアモルファス状態の第2シリコン層とを有する積層膜を形成する積層工程と、前記積層膜をパターニングして、前記第1シリコン層を有するフローティングゲートと、前記絶縁層を有するゲート間絶縁膜と、前記第2シリコン層を有するコントロールゲートとを含む積層体を形成する工程と、多結晶シリコンのエッチング速度がアモルファスシリコンのエッチング速度よりも速いエッチング条件で前記積層体の側壁をエッチングする側壁エッチング工程とを備えた、半導体装置の製造方法。

IPC (5件)：

H01L 21/824 , H01L 27/115 , H01L 29/788 , H01L 29/792 , H01L 21/306

FI (3件)：

H01L27/10 434 , H01L29/78 371 , H01L21/306 D

Fターム (33件)：

5F043AA10 , 5F043AA11 , 5F043AA31 , 5F043AA32 , 5F043BB03 , 5F043BB04 , 5F043BB22 , 5F043DD07 , 5F043FF02 , 5F043GG04 , 5F083EP02 , 5F083EP23 , 5F083EP27 , 5F083EP55 , 5F083EP56 , 5F083EP76 , 5F083GA22 , 5F083JA04 , 5F083JA05 , 5F083JA35 , 5F083JA53 , 5F083NA01 , 5F083PR05 , 5F083PR06 , 5F083PR33 , 5F101BA07 , 5F101BA29 , 5F101BA36 , 5F101BB05 , 5F101BD34 , 5F101BD35 , 5F101BH15 , 5F101BH16

引用特許：

出願人引用 (1件)

半導体装置の製造方法および半導体装置
公報種別：公開公報出願番号：特願2000-188383 出願人：三菱電機株式会社

審査官引用 (6件)

不揮発性半導体記憶装置およびその製造方法
公報種別：公開公報出願番号：特願2005-086803 出願人：株式会社東芝
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願2005-039429 出願人：株式会社ルネサステクノロジ
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願2003-148132 出願人：株式会社東芝

全件表示

前のページに戻る