特許
J-GLOBAL ID:200903099032487620
レチクルを製造および検査するためのメカニズム
発明者:
,
,
,
,
出願人/特許権者:
代理人 (1件):
特許業務法人 明成国際特許事務所
公報種別:公表公報
出願番号(国際出願番号):特願2000-588700
公開番号(公開出願番号):特表2002-532760
出願日: 1999年12月17日
公開日(公表日): 2002年10月02日
要約:
【要約】【課題】【解決手段】 集積回路の設計においてコンピュータによる設計の自動化(EDA)ツールとともに使用するための再使用可能な回路設計(250,300)と、このように再使用可能な回路設計に基づいて行われるレチクルの検査方法および製造方法と、を開示する。再使用可能な回路設計(250,300)は、コンピュータ可読媒体上に格納されており、集積回路上の回路設計のうち少なくとも一層のレイアウトパターン(260,258,302)を電子表示したものを含む。レイアウトパターンは、特殊な検査手続きまたは製造手続きを経るべきレチクル上または集積回路上のクリティカル領域(256,304)に対応するフラグ付きクリティカル領域を含む。再使用可能な回路設計の1つの態様では、レチクルの検査、レチクルの製造、集積回路の製造、および製造された集積回路の検査よりなる群から選択される技術の最中に、特殊な分析が実行される。
請求項(抜粋):
集積回路の設計においてコンピュータによる設計の自動化(EDA)ツールとともに使用される回路設計であって、 前記回路設計は、コンピュータ可読媒体上に格納されており、前記回路設計は、集積回路上の前記回路設計の少なくとも一層に関するレイアウトパターンの電子表示を含み、前記レイアウトパターンは、特殊な検査手続きまたは製造手続きを経るべきレチクルまたは集積回路上のクリティカル領域に対応するフラグ付きクリティカル領域を含み、前記フラグ付きクリティカル領域は、検査システムまたは製造システムによって可読なフラグを含む、回路設計。
IPC (2件):
FI (3件):
G03F 1/08 A
, G03F 1/08 S
, H01L 21/30 502 P
Fターム (2件):
引用特許:
審査官引用 (16件)
-
パターン検査方法及び装置
公報種別:公開公報
出願番号:特願平4-324548
出願人:株式会社東芝
-
マスク欠陥の検出方法
公報種別:公開公報
出願番号:特願平8-188984
出願人:ソニー株式会社
-
特開平3-278057
全件表示
前のページに戻る