特許
J-GLOBAL ID:200903099332095490

電子部品及びその製造方法、並びに電子機器

発明者:
出願人/特許権者:
代理人 (3件): 西 和哉 ,  志賀 正武 ,  青山 正和
公報種別:公開公報
出願番号(国際出願番号):特願2005-339972
公開番号(公開出願番号):特開2007-149816
出願日: 2005年11月25日
公開日(公表日): 2007年06月14日
要約:
【課題】機能素子と基板との間を容易に真空封止が可能で、機能素子に加わる応力を低減させる。【解決手段】一方の基板40と他方の基板10との間に封止部材30で囲まれた封止空間60が形成され、封止空間60内に少なくとも機能素子50の一部が配置される。封止部材30に封止空間60と連通して設けられた開口部30Aと、封止空間内の環境を維持し、且つ開口部30Aを閉塞する封止薄膜2aとを備える。【選択図】図2
請求項(抜粋):
一方の基板と他方の基板との間に封止部材で囲まれた封止空間が形成され、該封止空間内に少なくとも機能素子の一部が配置された電子部品であって、 前記封止部材に前記封止空間と連通して設けられた開口部と、 前記封止空間内の環境を維持し、且つ前記開口部を閉塞する封止薄膜とを備えることを特徴とする電子部品。
IPC (1件):
H01L 21/60
FI (1件):
H01L21/60 311Q
Fターム (8件):
5F044KK02 ,  5F044LL17 ,  5F044QQ07 ,  5F044RR06 ,  5F044RR16 ,  5F044RR17 ,  5F044RR18 ,  5F044RR19
引用特許:
出願人引用 (9件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る