特許
J-GLOBAL ID：201003004963230526

半導体装置及びその製造方法

発明者：
鈴木 彰

鈴木 彰 について

, 
土屋 尚文

土屋 尚文 について

, 
亀山 工次郎

亀山 工次郎 について


出願人/特許権者：
三洋電機株式会社

三洋電機株式会社 について

, 
三洋半導体株式会社

三洋半導体株式会社 について

, 
三洋半導体製造株式会社

三洋半導体製造株式会社 について


代理人 (2件)： 須藤 克彦 ,  鎌田 康秀
公報種別：公開公報
出願番号（国際出願番号）：特願2008-227180
公開番号（公開出願番号）：特開2010-062377
出願日： 2008年09月04日
公開日（公表日）： 2010年03月18日
要約：
【課題】製造コストを抑えつつ、ガードリングに接するPN接合部の耐圧の向上を図る。【解決手段】半導体基板10の表面にN-型半導体層11を形成し、その上層にP型半導体層12を形成する。P型半導体層12上には、絶縁膜13を形成する。その後、絶縁膜13からN-型半導体層11の厚さ方向の途中に至る複数の溝、即ち第1の溝17A、第2の溝17B、第3の溝17Cを形成する。これらの複数の溝は、そのうち互いに隣接する2つの溝において、電子デバイスに近い側、即ちアノード電極14に近い側の溝は、該溝よりも外側の他方の溝よりも浅く形成される。その後、第1の溝17A内、第2の溝17B内、第3の溝17C内に、絶縁材料18が充填される。その後、半導体基板10及びその上層に積層された各層からなる積層体をダイシングラインDLに沿ってダイシングする。【選択図】図6
請求項（抜粋）：
半導体基板と、該半導体基板に形成された半導体層と、該半導体層に形成された電子デバイスと、前記電子デバイスを囲んで前記半導体層に形成されたガードリングと、を備え、 前記ガードリングは、前記電子デバイスを囲んで前記半導体層に形成された複数の環状の溝と、各溝内に充填された絶縁材料を含み、各溝の深さは互いに異なることを特徴とする半導体装置。
IPC (7件)：
H01L 29/861 ,  H01L 29/06 ,  H01L 21/331 ,  H01L 29/732 ,  H01L 21/76 ,  H01L 29/78 ,  H01L 29/74
FI (7件)：
H01L29/91 D ,  H01L29/06 301G ,  H01L29/72 P ,  H01L21/76 L ,  H01L21/76 S ,  H01L29/78 652P ,  H01L29/74 B
Fターム (29件)：
5F003AP06 ,  5F003BA11 ,  5F003BA92 ,  5F003BA93 ,  5F003BA96 ,  5F003BC05 ,  5F003BC08 ,  5F003BG03 ,  5F003BP94 ,  5F003BZ01 ,  5F003BZ04 ,  5F005AH01 ,  5F005AH03 ,  5F005BA02 ,  5F005BB01 ,  5F005CA01 ,  5F005CA04 ,  5F005GA04 ,  5F032AA35 ,  5F032AA44 ,  5F032AC01 ,  5F032BA01 ,  5F032BA03 ,  5F032CA15 ,  5F032CA17 ,  5F032CA18 ,  5F032CA19 ,  5F032CA24 ,  5F032DA23
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM