特許
J-GLOBAL ID:201003020147507124
半導体装置の製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
特許業務法人 サトー国際特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2009-047917
公開番号(公開出願番号):特開2010-205822
出願日: 2009年03月02日
公開日(公表日): 2010年09月16日
要約:
【課題】メモリセル領域および周辺回路領域に素子分離溝を同時に形成するときに、メモリセル領域の素子分離溝の深さを十分深くすると共に、周辺回路領域の素子分離溝の深さが深くなりすぎることを防止する。【解決手段】素子分離溝を形成する際に、半導体基板1上に形成した絶縁膜を加工するとき、メモリセル領域の薄い絶縁膜についてはすべて除去するようにエッチングし、周辺回路領域の厚い絶縁膜については途中で加工が止まるようにエッチングし、この後、周辺回路領域の残存する絶縁膜をエッチングストッパーとして半導体基板1をエッチングし、次いで、周辺回路領域の残存する絶縁膜をすべて除去した後、再び半導体基板1をエッチングした。【選択図】図7
請求項(抜粋):
メモリセルトランジスタが形成されるメモリセル領域と高電圧用トランジスタが形成される周辺回路領域を有する半導体基板上に絶縁膜を形成する工程であって、前記メモリセル領域に形成される絶縁膜の膜厚より前記周辺回路領域に形成される絶縁膜の膜厚を厚く形成する工程と、
前記メモリセル領域および前記周辺回路領域の前記絶縁膜上に第1のポリシリコン膜およびシリコン窒化膜を順次形成する工程と、
前記メモリセル領域および前記周辺回路領域の素子分離溝が形成される部分に対応して開口部が形成されるように前記シリコン窒化膜をマスク加工し、加工された前記シリコン窒化膜をマスクにして前記第1のポリシリコン膜を除去する工程と、
前記第1のポリシリコン膜の除去により露出した前記絶縁膜を加工する工程であって、前記メモリセル領域の前記露出した絶縁膜は全て除去し、前記周辺回路領域の前記露出した絶縁膜については所定の膜厚だけ残存するように加工する工程と、
前記メモリセル領域の前記絶縁膜の除去により露出した前記半導体基板をエッチングし、第1の深さ寸法を有する溝を形成する工程と、
前記周辺回路領域に残存した絶縁膜を全て除去した後に、前記周辺回路領域の露出した半導体基板および前記メモリセル領域の溝を同時にエッチングして、前記メモリセル領域に前記第1の深さ寸法より深い第2の深さ寸法の第1の素子分離溝を、また前記周辺回路領域に前記第2の深さ寸法より浅い第3の深さ寸法の第2の素子分離溝を形成する工程と、
前記第1および第2の素子分離溝にそれぞれ素子分離絶縁膜を埋め込む工程とを備えたことを特徴とする半導体装置の製造方法。
IPC (6件):
H01L 21/824
, H01L 27/115
, H01L 27/10
, H01L 29/788
, H01L 29/792
, H01L 21/76
FI (4件):
H01L27/10 434
, H01L27/10 481
, H01L29/78 371
, H01L21/76 L
Fターム (57件):
5F032AA01
, 5F032AA35
, 5F032AA44
, 5F032CA17
, 5F032CA24
, 5F032CA25
, 5F083EP03
, 5F083EP18
, 5F083EP22
, 5F083EP23
, 5F083EP27
, 5F083EP33
, 5F083EP34
, 5F083EP53
, 5F083EP55
, 5F083EP56
, 5F083EP76
, 5F083ER22
, 5F083GA06
, 5F083GA15
, 5F083GA27
, 5F083JA02
, 5F083JA04
, 5F083KA13
, 5F083LA21
, 5F083MA06
, 5F083MA20
, 5F083NA01
, 5F083NA06
, 5F083PR03
, 5F083PR05
, 5F083PR42
, 5F083PR43
, 5F083PR44
, 5F083PR52
, 5F083PR53
, 5F083PR54
, 5F083ZA03
, 5F083ZA05
, 5F083ZA07
, 5F083ZA08
, 5F101BA12
, 5F101BA29
, 5F101BA36
, 5F101BA45
, 5F101BB02
, 5F101BB05
, 5F101BD10
, 5F101BD22
, 5F101BD27
, 5F101BD34
, 5F101BD35
, 5F101BE07
, 5F101BF02
, 5F101BF09
, 5F101BH14
, 5F101BH21
引用特許:
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示
前のページに戻る