特許
J-GLOBAL ID：201003031187084317

パルス位相差検出回路及びこれを用いたA/D変換回路

発明者：
大場 浩幸

大場 浩幸 について


出願人/特許権者：
NECエレクトロニクス株式会社

NECエレクトロニクス株式会社 について


代理人 (1件)： 家入 健
公報種別：公開公報
出願番号（国際出願番号）：特願2008-210646
公開番号（公開出願番号）：特開2010-050529
出願日： 2008年08月19日
公開日（公表日）： 2010年03月04日
要約：
【課題】高分解能かつ高速なパルス位相差検出回路及びこれを用いたA/D変換回路を提供すること。【解決手段】本発明の一態様は、それぞれが等しい遅延量を有する複数の遅延ユニットが直列接続され、入力された第1のパルス信号を遅延して第2のパルス信号として出力する第1の遅延回路と、それぞれが前記遅延量を有する複数の遅延ユニットが直列接続され、且つ、第2のパルス信号が入力される第2の遅延回路と、前記第2のパルス信号に対する遅延量を調整して第3のパルス信号として前記第1の遅延回路に再度入力する第1の遅延調整回路と、前記第3のパルス信号が伝送する前記第1の遅延回路の各遅延ユニットの出力と前記第2のパルス信号が伝送する前記第2の遅延回路の各遅延ユニットの出力とに基づいて、前記第1のパルス信号のパルス到達位置を検出するパルス到達位置検出回路と、を備えることを特徴とするパルス位相差検出回路である。【選択図】図1
請求項（抜粋）：
それぞれが等しい遅延量を有する複数の遅延ユニットが直列接続され、入力された第1のパルス信号を遅延して第2のパルス信号として出力する第1の遅延回路と、 それぞれが前記遅延量を有する複数の遅延ユニットが直列接続され、且つ、第2のパルス信号が入力される第2の遅延回路と、 前記第2のパルス信号に対する遅延量を調整して第3のパルス信号として前記第1の遅延回路に再度入力する第1の遅延調整回路と、 前記第3のパルス信号が伝送する前記第1の遅延回路の各遅延ユニットの出力と前記第2のパルス信号が伝送する前記第2の遅延回路の各遅延ユニットの出力とに基づいて、前記第1のパルス信号のパルス到達位置を検出するパルス到達位置検出回路と、を備えることを特徴とするパルス位相差検出回路。
IPC (1件)：
H03M 1/50
FI (1件)：
H03M1/50
Fターム (7件)：
5J022AA11 ,  5J022BA05 ,  5J022BA07 ,  5J022CD03 ,  5J022CD04 ,  5J022CE01 ,  5J022CE04
引用特許：
出願人引用 (10件)
全件表示
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM