特許
J-GLOBAL ID:201003040350301370

LDMOSトランジスタ及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 伊東 忠彦
公報種別:公開公報
出願番号(国際出願番号):特願2009-093745
公開番号(公開出願番号):特開2010-245369
出願日: 2009年04月08日
公開日(公表日): 2010年10月28日
要約:
【課題】 オン耐圧を向上させたLDMOSトランジスタ及びその製造方法を提供することを課題とする。【解決手段】 第1導電型の半導体層の表層部に形成される第2導電型のボディ層と、前記ボディ層の表層部に形成される第1導電型のソース領域と、前記半導体層の表層部に形成され、前記ボディ層に接続される第1導電型のドリフト層と、前記ドリフト層の表層部に形成される第1導電型のドレイン領域と、前記ボディ層と前記ドリフト層の表層部に形成され、前記ソース領域に接続されるゲート酸化層と、前記ドリフト層の表層部に形成され、前記ゲート酸化層及び前記ドレイン領域に接続されるLOCOS酸化層と、前記ボディ層に一端が接続され、他端が前記ドレイン領域の方向に延伸して、前記半導体層と前記ドリフト層の間に形成されるボトム領域とを含む。【選択図】図7
請求項(抜粋):
第1導電型の半導体層の表層部に形成される第2導電型のボディ層と、 前記ボディ層の表層部に形成される第1導電型のソース領域と、 前記半導体層の表層部に形成され、前記ボディ層に接続される第1導電型のドリフト層と、 前記ドリフト層の表層部に形成される第1導電型のドレイン領域と、 前記ボディ層と前記ドリフト層の表層部に形成され、前記ソース領域に接続されるゲート酸化層と、 前記ドリフト層の表層部に形成され、前記ゲート酸化層及び前記ドレイン領域に接続されるLOCOS酸化層と、 前記ボディ層に一端が接続され、他端が前記ドレイン領域の方向に延伸して、前記半導体層と前記ドリフト層の間に形成されるボトム領域と を含む、LDMOSトランジスタ。
IPC (2件):
H01L 29/786 ,  H01L 21/336
FI (4件):
H01L29/78 616V ,  H01L29/78 626C ,  H01L29/78 616S ,  H01L29/78 617S
Fターム (26件):
5F110AA13 ,  5F110BB12 ,  5F110CC02 ,  5F110DD05 ,  5F110DD12 ,  5F110DD13 ,  5F110DD24 ,  5F110EE05 ,  5F110EE09 ,  5F110EE14 ,  5F110EE32 ,  5F110FF02 ,  5F110FF12 ,  5F110FF23 ,  5F110GG02 ,  5F110GG32 ,  5F110GG34 ,  5F110GG36 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ07 ,  5F110HJ13 ,  5F110HM12 ,  5F110HM15 ,  5F110NN65 ,  5F110NN66
引用特許:
審査官引用 (8件)
全件表示

前のページに戻る