特許
J-GLOBAL ID:201003042076034193
半導体装置の製造方法および半導体装置
発明者:
,
,
出願人/特許権者:
代理人 (7件):
深見 久郎
, 森田 俊雄
, 仲村 義平
, 堀井 豊
, 野田 久登
, 酒井 將行
, 荒川 伸夫
公報種別:公開公報
出願番号(国際出願番号):特願2008-235246
公開番号(公開出願番号):特開2010-067917
出願日: 2008年09月12日
公開日(公表日): 2010年03月25日
要約:
【課題】SiO2/SiC構造を備える、たとえばMOSFETなどの半導体装置は、界面準位密度の低減が不十分である。【解決手段】SiC基板1の一方の主表面上に形成させたSiCエピタキシャル層2の一方の主表面上に、あらかじめSi薄膜3を形成させて、このSi薄膜3の内部に窒素原子を注入させる。この状態で、SiCエピタキシャル層2の一方の主表面上を酸窒化させる。【選択図】図3
請求項(抜粋):
炭化珪素エピタキシャル層の一方の主表面上に珪素薄膜を堆積させる工程と、
前記珪素薄膜の内部に窒素原子を注入させる工程と、
前記窒素原子を注入させた前記珪素薄膜を酸化させることにより酸化膜を形成させる工程と、
前記酸化膜が存在する状態で、前記炭化珪素エピタキシャル層の前記一方の主表面を酸窒化させる工程とを備える、半導体装置の製造方法。
IPC (5件):
H01L 21/318
, H01L 29/78
, H01L 21/28
, H01L 21/283
, H01L 21/316
FI (6件):
H01L21/318 M
, H01L29/78 301B
, H01L21/28 301B
, H01L21/283 B
, H01L21/316 C
, H01L21/316 M
Fターム (38件):
4M104AA03
, 4M104CC05
, 4M104DD26
, 4M104EE03
, 4M104EE12
, 4M104EE14
, 4M104EE16
, 4M104GG09
, 5F058AH01
, 5F058BA20
, 5F058BD04
, 5F058BD15
, 5F058BF62
, 5F058BF63
, 5F058BF64
, 5F058BJ01
, 5F140AA00
, 5F140AA05
, 5F140BA02
, 5F140BA16
, 5F140BC12
, 5F140BD02
, 5F140BD05
, 5F140BD09
, 5F140BD20
, 5F140BE01
, 5F140BE02
, 5F140BE03
, 5F140BE05
, 5F140BE07
, 5F140BE10
, 5F140BE15
, 5F140BE17
, 5F140BG46
, 5F140BJ27
, 5F140BK13
, 5F140BK21
, 5F140BK25
引用特許:
出願人引用 (1件)
審査官引用 (6件)
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願2003-144478
出願人:松下電器産業株式会社
-
半導体素子の製造方法
公報種別:公開公報
出願番号:特願2005-031093
出願人:国立大学法人京都大学
-
SiC半導体装置の製造方法
公報種別:公開公報
出願番号:特願2001-317022
出願人:株式会社デンソー
全件表示
前のページに戻る