トレンチゲート型トランジスタ及びその製造方法

発明者： , ,
出願人/特許権者：
代理人 (2件)：須藤克彦 , 鎌田康秀
公報種別：公開公報
出願番号（国際出願番号）：特願2008-161935
公開番号（公開出願番号）：特開2010-003911
出願日： 2008年06月20日
公開日（公表日）： 2010年01月07日
要約：

【課題】トレンチゲート型トランジスタ及びその製造方法において、トレンチ内に設けられたゲート電極の抵抗値を小さくする。【解決手段】半導体層14に形成されたトレンチ18内を覆ってノンドープの第1のポリシリコン層20を形成し、その後、第1のポリシリコン層20に例えばN型の不純物を拡散する。次に、第1のポリシリコン層20を覆って、ノンドープの第2のポリシリコン層22を形成し、その後、第2のポリシリコン層22に、第1のポリシリコン層20に拡散したものと同じ不純物を、第1のポリシリコン層20と同じ不純物濃度となるよぅに拡散する。そして、第1のポリシリコン層20及び第2のポリシリコン層22をエッチングすることにより、トレンチ18内に埋め込まれたゲート電極を形成する。【選択図】図10

請求項（抜粋）：

半導体層の表面にトレンチを形成する工程と、前記トレンチを覆ってゲート絶縁膜を形成する工程と、前記ゲート絶縁膜で覆われた前記トレンチの中に、第1のシリコン層を形成する工程と、前記第1のシリコン層の中に、その表面から不純物を拡散する工程と、前記トレンチの中に、前記第1のシリコン層を覆って、第2のシリコン層を形成する工程と、前記第2のシリコン層の中に、その表面から不純物を拡散する工程と、前記第1のシリコン層及び前記第2のシリコン層をエッチングすることにより前記トレンチの中に埋め込まれたゲート電極を形成する工程と、を備え、前記第1のシリコン層の中に拡散された不純物の濃度と前記第2のシリコン層の中に拡散された不純物の濃度は同じであることを特徴とするトレンチゲート型トランジスタの製造方法。

IPC (3件)：

H01L 29/78 , H01L 21/336 , H01L 21/76

FI (5件)：

H01L29/78 653A , H01L29/78 652K , H01L29/78 652L , H01L29/78 658F , H01L29/78 652R

引用特許：

出願人引用 (1件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願2001-357123 出願人：新電元工業株式会社

審査官引用 (7件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願2003-205280 出願人：セイコーインスツル株式会社
特開平2-091976
半導体装置の製造方法
公報種別：公開公報出願番号：特願2000-337824 出願人：株式会社デンソー

全件表示

前のページに戻る