特許
J-GLOBAL ID：201003095891372253

半導体装置の製造方法

発明者：
大塚 啓介

大塚 啓介 について


出願人/特許権者：
エルピーダメモリ株式会社

エルピーダメモリ株式会社 について


代理人 (3件)： 宮崎 昭夫 ,  石橋 政幸 ,  緒方 雅昭
公報種別：公開公報
出願番号（国際出願番号）：特願2008-265238
公開番号（公開出願番号）：特開2010-097992
出願日： 2008年10月14日
公開日（公表日）： 2010年04月30日
要約：
【課題】層間絶縁膜に開口した凹部の底部及び側壁から層間絶縁膜上面にかけて形成した導電膜を、導電膜形成後の凹部内に保護絶縁膜を形成すること無しに層間絶縁膜上面の導電膜のみを選択的に除去する方法を提供する。【解決手段】導電膜のドライエッチングに際して、その最中に前記凹部内の開口部近傍にデポジション膜が形成されるようにエッチング条件を選択して行う。【選択図】図4
請求項（抜粋）：
層間絶縁膜を形成する工程と、 前記層間絶縁膜に選択的に凹部を開口する工程と、 前記凹部の底部及び側壁から層間絶縁膜上面にかけて導電膜を形成する工程と、 前記層間絶縁膜上面の導電膜を、前記凹部の底部及び側壁部に存在する導電膜の部分を残したままで、ドライエッチングにより選択的に除去する工程を有し、 前記ドライエッチングは、その最中に前記凹部内の開口部近傍にデポジション膜が形成されるように行われることを特徴とする半導体装置の製造方法。
IPC (8件)：
H01L 21/306 ,  H01L 21/822 ,  H01L 27/04 ,  H01L 21/320 ,  H01L 23/52 ,  H01L 21/824 ,  H01L 27/108 ,  H01L 21/768
FI (6件)：
H01L21/302 104C ,  H01L27/04 C ,  H01L21/88 S ,  H01L27/10 621C ,  H01L21/90 C ,  H01L27/04 H
Fターム (51件)：
5F004AA05 ,  5F004AA16 ,  5F004BA20 ,  5F004CA06 ,  5F004DA04 ,  5F004DA11 ,  5F004DB08 ,  5F004DB12 ,  5F004EA37 ,  5F004EA38 ,  5F004EB02 ,  5F004EB05 ,  5F033HH17 ,  5F033HH18 ,  5F033HH33 ,  5F033NN33 ,  5F033PP06 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ12 ,  5F033QQ19 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR15 ,  5F033SS11 ,  5F033SS13 ,  5F033VV00 ,  5F033VV10 ,  5F033VV16 ,  5F033WW01 ,  5F038AC05 ,  5F038AC09 ,  5F038AC10 ,  5F038AC15 ,  5F038AC17 ,  5F038BH09 ,  5F038EZ15 ,  5F038EZ20 ,  5F083AD24 ,  5F083AD48 ,  5F083AD49 ,  5F083JA06 ,  5F083JA36 ,  5F083JA37 ,  5F083JA40 ,  5F083JA56 ,  5F083MA06 ,  5F083MA17 ,  5F083PR03
引用特許：
出願人引用 (1件) 審査官引用 (6件)
  • 半導体装置の製造方法
    公報種別：公開公報   出願番号：特願平5-050282   出願人：日本電気株式会社
  • 半導体装置の製造方法
    公報種別：公開公報   出願番号：特願平4-250056   出願人：富士通株式会社, 富士通ヴィエルエスアイ株式会社
  • 半導体装置の製造方法
    公報種別：公開公報   出願番号：特願平7-080589   出願人：ソニー株式会社
全件表示
引用文献：
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM