特許
J-GLOBAL ID：201103013272240572

インターフェース回路

発明者：
大嶋 正幸

大嶋 正幸 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (2件)： 上柳 雅誉 ,  須澤 修
公報種別：特許公報
出願番号（国際出願番号）：特願平11-186631
公開番号（公開出願番号）：特開2000-077996
特許番号：特許第3687422号
出願日： 1999年06月30日
公開日（公表日）： 2000年03月14日
請求項（抜粋）：
【請求項1】(1)第1電位からなる第1電源(Vdd)を供給する端子と、(2)第1電位よりも低い第2電位からなる第2電源(Vss)を供給する端子と、(3)データ信号を入力として受け取る第1駆動回路(P8,N2)と、(4)前記第1駆動回路(P8,N2)からの出力信号を、第1ノード(ノードa)を介して入力として受け取る第2駆動回路(P1,N1)と、(5)前記第2駆動回路(P1,N1)の出力部と電気的に接続された入出力パッドと、(6)外部から前記入出力パッドに、前記第1電源(Vdd)の第1電位よりも高い電位が印可された場合に、前記第1ノード(ノードa)を前記第1電位よりも高い電位とすることにより、前記第2駆動回路(P1,N1)をオフ状態とする第1保護回路(P2,P5)と、(7)前記第1電源(Vdd)を供給する端子及び前記第2電源(Vss)を供給する端子と電気的に接続された第2ノード(ノードb)を有し、外部から前記入出力パッドに、前記第1電源(Vdd)の第1電位よりも高い電位が印可された場合に、前記第2ノード(ノードb)を前記第1電位よりも高い電位とすることにより、前記第1駆動回路(P8,N2)をオフ状態とする第2保護回路(P2,P6,P7)と、(8)外部から前記入出力パッドに、前記第2電源(Vss)と等しいかまたはほぼ等しい電位が印可された場合に、前記第2ノード(ノードb)を前記第2電位とすることにより、前記第1駆動回路(P8,N2)の状態を制御する第3保護回路(N3)と、を有することを特徴とするインターフェース回路。
IPC (6件)：
H03K 19/0175 ,  H01L 21/822 ,  H01L 21/8238 ,  H01L 27/04 ,  H01L 27/092 ,  H03K 19/003
FI (4件)：
H03K 19/00 101 S ,  H03K 19/003 E ,  H01L 27/04 H ,  H01L 27/08 321 H
引用特許：
出願人引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM