特許
J-GLOBAL ID：201103026834853640
半導体装置の製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
前田 弘 (外1名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-015896
公開番号（公開出願番号）：特開平11-289088
特許番号：特許第3319721号
出願日： 1999年01月25日
公開日（公表日）： 1999年10月19日
請求項（抜粋）：
【請求項1】 MOS型電界効果トランジスタとして機能する半導体装置の製造方法であって、半導体基板上にゲート絶縁膜及びゲート電極を順次形成するステップ(a)と、上記半導体基板上に、800°C以下の温度でCVD法により上記ゲート電極の露出面を被覆する厚みが5nm以上で30nm以下であるシリコン酸化膜からなるCVD絶縁膜を形成するステップ(b)と、上記ゲート電極及びCVD絶縁膜の上方から上記半導体基板内に不純物イオンを注入することにより、上記半導体基板内に第1導電型のLDD拡散層を形成するステップ(c)と、上記ステップ(c)に前後して、上記半導体基板内に不純物イオンを注入することにより、上記半導体基板内に第2導電型のパンチスルーストッパとなる拡散層を形成するステップ(d)と、上記ステップ(c)及び(d)の後に、上記ゲート電極の側面上に上記CVD絶縁膜を挟んでサイドウォールスペーサを形成し、且つ、上記半導体基板上の上記CVD絶縁膜を除去するステップ(e)と、上記ステップ(e)の後に、上記半導体基板内に第1導電型のソース・ドレイン拡散層を形成するステップ(f)とを備え、上記LDD拡散層が上記ゲート電極にオーバーラップするように形成されていることを特徴とする半導体装置の製造方法。
IPC (6件)：
H01L 21/336
, H01L 21/8247
, H01L 27/115
, H01L 29/78
, H01L 29/788
, H01L 29/792
H01L 29/78 301 L
, H01L 27/10 434
, H01L 29/78 371
出願人引用 (14件)
全件表示
審査官引用 (17件)
全件表示
前のページに戻る
