MIS型電界効果トランジスタを含む半導体装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：井上一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-153795
公開番号（公開出願番号）：特開平11-074525
出願日： 1998年05月19日
公開日（公表日）： 1999年03月16日
要約：

【要約】【課題】ゲート酸化膜の端部がイオン注入の際に、ダメージを受けるのを防ぎ、かつチタンシリサイド膜の端部の膜厚が、過剰に大きくなるのを防ぐことができるMIS型電界効果トランジスタを含む半導体装置の製造方法を提供すること。【解決手段】 n- 型領域16形成前に、ゲート電極26の角部42からゲート酸化膜20の側面にわたってシリコン窒化膜24を形成する。n- 型領域16形成のために、イオン注入をする。ゲート酸化膜20の側面と面するように、シリコン窒化膜24がある。このため、イオンは、ゲート酸化膜20の側面に衝突しない。ゲート電極26の上面にチタンシリサイド膜28形成時、シリコン窒化膜24がゲート電極26の側面でのシリサイド反応を防止する。

請求項（抜粋）：

主表面を有する半導体基板と、側面を有し、前記主表面の上に形成されたゲート絶縁膜と、側面と上面とで形成される角部を有し、前記ゲート絶縁膜の上に形成されたゲート電極と、前記主表面に形成された低濃度不純物領域及び高濃度不純物領域を有するソース/ドレインと、を含むMIS型電界効果トランジスタを含む半導体装置の製造方法であって、前記主表面に前記ゲート絶縁膜及び前記ゲート電極を形成する工程と、前記ゲート絶縁膜の前記側面と面するように形成され、シリコン窒化膜、ノンドープドポリシリコン膜及びノンドープドアモルファスシリコン膜のうち、少なくとも一つを含むゲート絶縁膜保護膜を形成する工程と、前記ゲート電極の前記側面とによって、前記ゲート絶縁膜保護膜を挟むように、不純物を含むサイドウォール絶縁膜を形成する工程と、前記主表面に前記高濃度不純物領域を形成し、及び熱拡散により、前記サイドウォール絶縁膜中の前記不純物を、前記サイドウォール絶縁膜の下の前記主表面に拡散し、前記主表面に前記低濃度不純物領域を形成する工程と、を備えたMIS型電界効果トランジスタを含む半導体装置の製造方法。

IPC (2件)：

H01L 29/78 , H01L 21/336

FI (2件)：

H01L 29/78 301 L , H01L 29/78 301 P

引用特許：

審査官引用 (15件)

半導体装置
公報種別：公開公報出願番号：特願平6-169121 出願人：株式会社東芝
特開平4-159725
特開平4-159725

全件表示

前のページに戻る