特許
J-GLOBAL ID：201103032315934306
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
机 昌彦 (外2名)
公報種別：特許公報
出願番号（国際出願番号）：特願平11-214211
公開番号（公開出願番号）：特開2001-044388
特許番号：特許第3425575号
出願日： 1999年07月28日
公開日（公表日）： 2001年02月16日
請求項（抜粋）：
【請求項1】 下部電極、容量絶縁膜および上部電極で構成されるキャパシタの形成方法において、半導体基板上に絶縁膜層を形成し前記絶縁膜層に溝を形成する工程と、前記溝の内面および絶縁膜層の上面にエッチングストッパ層を形成する工程と、導電体膜と薄膜層あるいは半導体膜と薄膜層で構成される積層膜を前記エッチングストッパ層上に被着させる工程と、前記積層膜上に別の導電体膜あるいは半導体膜を被着させる工程と、前記積層膜および別の導電体膜あるいは半導体膜に異方性のドライエッチングを施し前記溝の側壁および前記薄膜層に沿って互いに並行する複数のシリンダ構造の電極膜を形成する工程と、前記複数のシリンダ構造の電極膜および前記エッチングストッパ層とで前記下部電極を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/8242
, H01L 27/108
H01L 27/10 621 C
, H01L 27/10 651
