特許
J-GLOBAL ID：201103034663319723

半導体装置

発明者：
下岡 義明

下岡 義明 について

, 
山崎 宏明

山崎 宏明 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (10件)： 勝沼 宏仁 ,  佐藤 泰和 ,  川崎 康 ,  関根 毅 ,  赤岡 明 ,  箱崎 幸雄 ,  出口 智也 ,  山ノ井 傑 ,  木本 大介 ,  重野 隆之
公報種別：公開公報
出願番号（国際出願番号）：特願2010-122736
公開番号（公開出願番号）：特開2011-249649
出願日： 2010年05月28日
公開日（公表日）： 2011年12月08日
要約：
【課題】MEMSキャパシタとその制御用集積回路を反りの抑えられた1枚の基板上に有する半導体装置を提供する。【解決手段】貫通孔を含む貫通孔領域を有する基板と、前記基板の上方のMEMSキャパシタと、前記MEMSキャパシタの下方の前記MEMSキャパシタの制御用集積回路とを有する半導体装置を提供する。前記制御用集積回路は、前記基板上のトランジスタを含む。前記MEMSキャパシタの真下の前記基板上の領域と前記貫通孔領域とは、少なくとも一部において重なる。【選択図】図1
請求項（抜粋）：
貫通孔を含む貫通孔領域を有する基板と、 前記基板の上方のMEMSキャパシタと、 前記基板上のトランジスタを含む、前記MEMSキャパシタの下方の前記MEMSキャパシタの制御用集積回路と、 を有し、 前記MEMSキャパシタの真下の前記基板上の領域と前記貫通孔領域とは、少なくとも一部において重なる半導体装置。
IPC (6件)：
H01L 27/04 ,  H01L 21/822 ,  B81B 7/02 ,  H01L 23/522 ,  H01L 21/768 ,  H01G 5/16
FI (4件)：
H01L27/04 C ,  B81B7/02 ,  H01L21/90 N ,  H01G5/16
Fターム (41件)：
3C081AA00 ,  3C081BA03 ,  3C081BA22 ,  3C081BA30 ,  3C081BA44 ,  3C081BA48 ,  3C081BA53 ,  3C081CA03 ,  3C081CA14 ,  3C081CA15 ,  3C081CA20 ,  3C081CA29 ,  3C081CA30 ,  3C081EA24 ,  5F033HH04 ,  5F033HH07 ,  5F033HH08 ,  5F033HH11 ,  5F033JJ19 ,  5F033QQ07 ,  5F033QQ19 ,  5F033RR04 ,  5F033RR06 ,  5F033RR25 ,  5F033RR30 ,  5F033SS11 ,  5F033SS21 ,  5F033TT08 ,  5F033VV05 ,  5F033VV06 ,  5F033VV07 ,  5F033VV10 ,  5F033VV13 ,  5F033XX24 ,  5F038AC05 ,  5F038AZ09 ,  5F038CA05 ,  5F038CA09 ,  5F038CA12 ,  5F038EZ15 ,  5F038EZ20
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM