特許
J-GLOBAL ID:201103037711545217

半導体デバイスの製造方法、半導体デバイスおよび基板処理装置

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2010-039844
公開番号(公開出願番号):特開2011-176177
出願日: 2010年02月25日
公開日(公表日): 2011年09月08日
要約:
【課題】レジスト層あるいはアモルファスカーボン層を表面に有する基板に、低温で良質の膜を形成する。【解決手段】 レジスト層もしくはアモルファスカーボン層を表面に有する基板にHMDSガスを曝すHMDSガス暴露工程と、基板に酸素含有ガスを曝す酸素含有ガス暴露工程と、を行うことにより、少なくともレジスト層もしくはアモルファスカーボン層の上にシリコン酸化膜を形成する。これにより、基板の表面のレジストあるいはACLにダメージを与えることのない低い処理温度で、不純物が少なく、ウェットエッチングレートが低い膜をレジストあるいはACLの上に形成することができる。【選択図】図10
請求項(抜粋):
レジスト層もしくはアモルファスカーボン層を表面に有する基板にHMDSガスを曝すHMDSガス暴露工程と、 前記基板に酸素含有ガスを曝す酸素含有ガス暴露工程と、 を行うことにより、少なくとも前記レジスト層もしくはアモルファスカーボン層の上にシリコン酸化膜を形成する半導体デバイスの製造方法。
IPC (4件):
H01L 21/027 ,  H01L 21/316 ,  C23C 16/42 ,  H01L 21/205
FI (4件):
H01L21/30 570 ,  H01L21/316 X ,  C23C16/42 ,  H01L21/205
Fターム (41件):
4K030AA06 ,  4K030AA14 ,  4K030BA44 ,  4K030CA07 ,  5F045AA04 ,  5F045AA08 ,  5F045AB32 ,  5F045AC08 ,  5F045AC11 ,  5F045AD04 ,  5F045AD05 ,  5F045AD06 ,  5F045AE13 ,  5F045AE15 ,  5F045AE17 ,  5F045AE19 ,  5F045AE21 ,  5F045AF03 ,  5F045BB07 ,  5F045DP03 ,  5F045DP19 ,  5F045DP28 ,  5F045DQ05 ,  5F045EE19 ,  5F045EF03 ,  5F045EF05 ,  5F045EH12 ,  5F045EH18 ,  5F045HA13 ,  5F046AA28 ,  5F046LA18 ,  5F058BA20 ,  5F058BC02 ,  5F058BD04 ,  5F058BF06 ,  5F058BF07 ,  5F058BF27 ,  5F058BF37 ,  5F058BH10 ,  5F146AA28 ,  5F146LA18
引用特許:
審査官引用 (9件)
全件表示

前のページに戻る