特許
J-GLOBAL ID:201103039712948490
半導体素子
発明者:
,
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2009-233240
公開番号(公開出願番号):特開2011-082331
出願日: 2009年10月07日
公開日(公表日): 2011年04月21日
要約:
【課題】窒化物半導体による分極接合を用いた半導体素子において、高い歩留まりで高性能な素子を作製する。【解決手段】InaGa1-aNチャネル層9、AlxInyGa1-x-yNバリア層10、およびInbGa1-bNキャップ層11により分極接合を形成する(0≦a、b、c<0.02)。また、上記バリア層の膜厚T及びAl組成xは、41<T<310(単位:nm)、0.08≦x<0.12、又は30<T<150、0.12≦x<0.16、又は24<T<92、0.16≦x<0.20、又は19<T<62、0.20≦x<0.24、又は16<T<45、0.24≦x<0.28、又は14<T<34、0.28≦x<0.32、又は12<T<27、0.32≦x<0.36、又は11<T<22、0.36≦x<0.40のいずれかの範囲にある。【選択図】図6
請求項(抜粋):
少なくとも、InaGa1-aNからなる第一層、AlxInyGa1-x-yNからなる第二層、及びInbGa1-bNからなる第三層を含んで構成され、上記第二層は、上記第一層、及び上記第三層の間に配置されていて、これにより形成される分極接合を有し、
上記aは0≦a<0.02の範囲にあり、
上記bは0≦b<0.02の範囲にあり、
上記yは0≦y<0.02の範囲にあり、
上記第二層における膜厚T、及びAl組成xは、
41nm<T<310nm、及び0.08≦x<0.12、
又は、30nm<T<150nm、及び0.12≦x<0.16、
又は、24nm<T<92nm、及び0.16≦x<0.20、
又は、19nm<T<62nm、及び0.20≦x<0.24、
又は、16nm<T<45nm、及び0.24≦x<0.28、
又は、14nm<T<34nm、及び0.28≦x<0.32、
又は、12nm<T<27nm、及び0.32≦x<0.36、
又は、11nm<T<22nm、及び0.36≦x<0.40
のいずれかの範囲にあることを特徴とする半導体素子。
IPC (7件):
H01L 29/861
, H01L 29/47
, H01L 29/872
, H01L 29/812
, H01L 29/778
, H01L 21/338
, H01L 27/095
FI (6件):
H01L29/91 H
, H01L29/91 F
, H01L29/48 D
, H01L29/48 F
, H01L29/80 H
, H01L29/80 E
Fターム (28件):
4M104AA04
, 4M104AA07
, 4M104BB05
, 4M104BB06
, 4M104BB14
, 4M104FF31
, 4M104GG03
, 4M104GG12
, 5F102FA01
, 5F102FA03
, 5F102GA03
, 5F102GA14
, 5F102GB01
, 5F102GC01
, 5F102GD01
, 5F102GJ02
, 5F102GJ03
, 5F102GJ04
, 5F102GJ10
, 5F102GK04
, 5F102GL04
, 5F102GM04
, 5F102GM08
, 5F102GN04
, 5F102GQ01
, 5F102GT01
, 5F102GT04
, 5F102HC01
引用特許:
前のページに戻る