特許
J-GLOBAL ID：201103047309785053

半導体素子及び半導体素子の形成方法

発明者：
遠藤 信之

遠藤 信之 について


出願人/特許権者：
キヤノン株式会社

キヤノン株式会社 について


代理人 (6件)： 大塚 康徳 ,  高柳 司郎 ,  大塚 康弘 ,  木村 秀二 ,  下山 治 ,  永川 行光
公報種別：公開公報
出願番号（国際出願番号）：特願2009-239867
公開番号（公開出願番号）：特開2011-086840
出願日： 2009年10月16日
公開日（公表日）： 2011年04月28日
要約：
【課題】 半導体素子のトレンチ型素子分離領域における暗電流の発生を抑制すること。【解決手段】 半導体素子は、半導体基板に形成された活性領域(103)と、前記半導体基板(101、102)に形成されたトレンチ型の素子分離領域(104)と、前記素子分離領域を囲み、且つ、前記活性領域に接触しないように前記半導体基板に形成されたフッ素拡散領域(116)とを有する。【選択図】 図1
請求項（抜粋）：
半導体基板に形成された活性領域と、 前記半導体基板に形成されたトレンチ型の素子分離領域と、 前記素子分離領域を囲み、且つ、前記活性領域に接触しないように前記半導体基板に形成されたフッ素拡散領域と を有することを特徴とする半導体素子。
IPC (6件)：
H01L 21/265 ,  H01L 21/322 ,  H01L 21/76 ,  H01L 27/146 ,  H01L 27/148 ,  H01L 21/22
FI (8件)：
H01L21/265 R ,  H01L21/322 Z ,  H01L21/76 L ,  H01L27/14 A ,  H01L27/14 B ,  H01L21/265 Y ,  H01L21/265 V ,  H01L21/22 E
Fターム (25件)：
4M118AA05 ,  4M118AA10 ,  4M118AB01 ,  4M118AB10 ,  4M118BA14 ,  4M118CA03 ,  4M118DD04 ,  4M118EA01 ,  4M118EA16 ,  4M118FA06 ,  4M118FA08 ,  4M118FA26 ,  4M118FA27 ,  4M118FA28 ,  4M118FA33 ,  5F032AA11 ,  5F032AA35 ,  5F032AA44 ,  5F032CA15 ,  5F032CA17 ,  5F032DA23 ,  5F032DA42 ,  5F032DA44 ,  5F032DA60 ,  5F032DA74
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM