半導体装置

発明者： , , , ,
出願人/特許権者：
代理人 (10件)：前田弘 , 竹内宏 , 嶋田高久 , 竹内祐二 , 今江克実 , 二宮克也 , 原田智雄 , 井関勝守 , 関啓 , 杉浦靖也
公報種別：公開公報
出願番号（国際出願番号）：特願2010-024231
公開番号（公開出願番号）：特開2011-165749
出願日： 2010年02月05日
公開日（公表日）： 2011年08月25日
要約：

【課題】保護素子の素子面積を小さく抑え且つ製造工程を複雑にすることなくサージ耐性が高い半導体装置を実現できるようにする。【解決手段】半導体装置は、第1の素子領域106Aに形成された第1のトランジスタ111と、第2の素子領域106Bに形成された第2のトランジスタ121を含む第1の保護素子とを備えている。第2の保護素子オーミック電極123Bは第1のゲート電極115と接続され、第1の保護素子オーミック電極123Aは第1のオーミック電極113Aと接続され、第1の保護素子ゲート電極115は、第1の保護素子オーミック電極123A及び第2の保護素子オーミック電極123Bの少なくとも一方と接続されている。第2の素子領域106Bの面積は、第1の素子領域106Aよりも小さい。【選択図】図1

請求項（抜粋）：

半導体層積層体における第1の素子領域の上に形成された、第1のオーミック電極、第1のゲート電極及び第2のオーミック電極を有する第1のトランジスタと、前記半導体層積層体に形成され、前記第1のゲート電極と前記第1のオーミック電極との間に接続され、前記第1のゲート電極に過大な電圧が印加された際に電流を逃がす電流パスを形成する第1の保護素子とを備え、前記第1の保護素子は、前記半導体層積層体における前記第1の素子領域と分離された第2の素子領域に形成された第2のトランジスタを含み、前記第2のトランジスタは、前記第2の素子領域の上に形成された、第1の保護素子オーミック電極、第1の保護素子ゲート電極及び第2の保護素子オーミック電極を有し、前記第2の保護素子オーミック電極は前記第1のゲート電極と接続され、前記第1の保護素子オーミック電極は前記第1のオーミック電極と接続され、前記第1の保護素子ゲート電極は、前記第1の保護素子オーミック電極及び第2の保護素子オーミック電極の少なくとも一方と接続され、前記半導体層積層体は、基板の上に順次形成された第1の半導体層及び該第1の半導体層と比べてバンドギャップが大きい第2の半導体層とを有し、前記第2の素子領域の面積は、前記第1の素子領域の面積よりも小さいことを特徴とする半導体装置。

IPC (7件)：

H01L 21/338 , H01L 29/812 , H01L 27/06 , H01L 27/095 , H01L 29/778 , H01L 27/04 , H01L 21/822

FI (6件)：

H01L29/80 P , H01L27/06 311C , H01L27/06 311B , H01L29/80 E , H01L29/80 H , H01L27/04 H

Fターム (36件)：

5F038BH04 , 5F038BH07 , 5F038BH13 , 5F038CA02 , 5F038EZ02 , 5F038EZ20 , 5F048AC10 , 5F048BA01 , 5F048BA15 , 5F048BB16 , 5F048CC01 , 5F048CC06 , 5F048CC08 , 5F048CC15 , 5F048CC18 , 5F102FA06 , 5F102GA01 , 5F102GA14 , 5F102GA17 , 5F102GB01 , 5F102GC01 , 5F102GD01 , 5F102GD10 , 5F102GJ03 , 5F102GL04 , 5F102GM04 , 5F102GM09 , 5F102GQ01 , 5F102GR04 , 5F102GR09 , 5F102GS01 , 5F102GS07 , 5F102GS09 , 5F102GT03 , 5F102GV03 , 5F102HC01

引用特許：

審査官引用 (10件)

電界効果トランジスタの保護回路
公報種別：公開公報出願番号：特願2000-150349 出願人：ソニー株式会社
特開平3-177061
エンハンスメント-デプレッション半導体構造及びその製造方法
公報種別：公表公報出願番号：特願2007-548924 出願人：オーミックソシエテパールアクションサンプリフィエ

全件表示

前のページに戻る