特許
J-GLOBAL ID:201203019654423834

半導体記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 片寄 恭三
公報種別:公開公報
出願番号(国際出願番号):特願2011-051167
公開番号(公開出願番号):特開2012-190501
出願日: 2011年03月09日
公開日(公表日): 2012年10月04日
要約:
【課題】 データの読出しをフレキシブルにかつ高速に行うことができる半導体記憶装置を提供することを目的とする。【解決手段】 本発明の半導体記憶装置は、同時にアクセス可能な2つのメモリバンクを有するメモリアレイ100と、行アドレス情報に基づきワード線を選択するワード線選択回路150と、受け取られた命令に基づきワード線選択回路150を制御するコントローラ140とを有する。コントローラ140は、第1の読み出し命令に応じてワード線選択回路150に第1の読出し動作を実行させ、第2の読出し命令に応じてワード線選択回路150に第2の読出し動作を実行させる。第1の読出し動作は、一方のメモリバンクのn番目のワード線を選択し、かつ他方のメモリバンクのn+1またはn-1番目のワード線を選択し、第2の読出し動作は、一方のメモリバンクのn番目のワード線を選択し、かつ他方のメモリバンクのn番目のワード線を選択する。【選択図】 図4
請求項(抜粋):
少なくとも同時にアクセス可能な2つのメモリバンクを有し、各メモリバンクは行列状に配列された複数のメモリセルを含み、各行のメモリセルのゲートは対応するワード線にそれぞれ共通に接続され、各列のメモリセルは対応するビット線にそれぞれ接続された、メモリセルアレイと、 アドレス情報を受け取る第1の受取手段と、 アクセス動作に関する命令を受け取る第2の受取手段と、 前記第1の受取手段で受け取られた行アドレス情報をデコードし、当該デコード結果に基づきワード線を選択するワード線選択手段と、 前記第2の受取手段で受け取られた命令に基づき前記ワード線選択手段を制御する制御手段とを有し、 前記制御手段は、第1の読み出し命令に応じて前記ワード線選択手段に第1の読出し動作を実行させ、第2の読出し命令に応じて前記ワード線選択手段に第2の読出し動作を実行させ、 前記第1の読出し動作は、一方のメモリバンクのn番目のワード線を選択し、かつ他方のメモリバンクのn+1またはn-1番目のワード線を選択し、 前記第2の読出し動作は、一方のメモリバンクのn番目のワード線を選択し、かつ他方のメモリバンクのn番目のワード線を選択する、 半導体記憶装置。
IPC (3件):
G11C 16/02 ,  G11C 16/06 ,  G11C 16/04
FI (5件):
G11C17/00 613 ,  G11C17/00 633A ,  G11C17/00 622E ,  G11C17/00 634A ,  G11C17/00 633B
Fターム (17件):
5B125BA02 ,  5B125CA01 ,  5B125DA03 ,  5B125DA04 ,  5B125DA05 ,  5B125DA09 ,  5B125EA05 ,  5B125EA07 ,  5B125EA10 ,  5B125EC03 ,  5B125EC06 ,  5B125ED10 ,  5B125EE19 ,  5B125EF09 ,  5B125FA01 ,  5B125FA02 ,  5B125FA06
引用特許:
審査官引用 (7件)
  • 半導体記憶装置
    公報種別:公開公報   出願番号:特願2002-321763   出願人:株式会社東芝
  • メモリ回路
    公報種別:公開公報   出願番号:特願2000-237079   出願人:松下電器産業株式会社
  • 不揮発性メモリ装置及びその読出方法
    公報種別:公開公報   出願番号:特願平8-259795   出願人:三星電子株式会社
全件表示

前のページに戻る