特許
J-GLOBAL ID：201203054934569729
半導体装置およびその製造方法
発明者：
,
,
,
,
,
,
出願人/特許権者：
代理人 (2件)：
特許業務法人ハートクラスタ
, 渡辺 征一
公報種別：公開公報
出願番号（国際出願番号）：特願2010-230770
公開番号（公開出願番号）：特開2012-084739
出願日： 2010年10月13日
公開日（公表日）： 2012年04月26日
要約：
【課題】 p型GaNバリア層の電位を確実に固定することでピンチオフ特性、耐圧性能の向上を安定して得ることができる縦型の半導体装置を提供する。【解決手段】 GaN系積層体15に開口部28が設けられており、開口部の壁面を覆うように位置するチャネルを含む再成長層27と、ソース電極Sとオーミック接触するn+型ソース層8と、p型GaNバリア層6と、その間に位置するp+型GaN補助層7とを含み、p型GaNバリア6の電位をソース電位に固定するために、p+型GaN補助層7が、n+型ソース層8とトンネル接合を形成することを特徴とする。【選択図】 図1
請求項（抜粋）：
開口部が設けられたGaN系積層体を備える縦型の半導体装置であって、
前記開口部の壁面を覆うように位置するチャネルを含む再成長層と、
前記開口部の壁面において前記再成長層にその端面が被覆されるp型GaN系半導体層と、
前記GaN系積層体の表層を形成するn+型GaN系半導体層と、
前記p型GaN系半導体層と前記n+型GaN系半導体層との間に位置する、該p型GaN系半導体層よりも高濃度のp型不純物を含むp+型GaN系補助層と、
前記開口部において前記再成長層の上に位置するゲート電極と、
前記開口部の周囲の前記GaN系積層体上において前記再成長層および前記n+型GaN系半導体層に接して位置するソース電極とを備え、
前記再成長層は電子走行層および電子供給層を含み、前記チャネルが前記電子走行層内の前記電子供給層との界面に生じる二次元電子ガスにより形成され、
前記p型GaN系半導体層の電位を前記ソース電極の電位に固定するために、前記p+型GaN系補助層が、前記p型GaN系半導体層と前記ソース電極とを電気的に接続する電気的接続構造に含まれていることを特徴とする、半導体装置。
IPC (7件)：
H01L 29/80
, H01L 21/338
, H01L 29/778
, H01L 29/812
, H01L 29/12
, H01L 29/78
, H01L 21/336
H01L29/80 V
, H01L29/80 H
, H01L29/78 652T
, H01L29/78 658E
, H01L29/78 652E
, H01L29/78 652M
5F102FA03
, 5F102GB04
, 5F102GC07
, 5F102GC08
, 5F102GD10
, 5F102GJ04
, 5F102GK04
, 5F102GL04
, 5F102GM04
, 5F102GN04
, 5F102GQ01
, 5F102GR04
, 5F102GR13
, 5F102GR15
, 5F102GS03
, 5F102GS07
, 5F102HC01
, 5F102HC02
, 5F102HC07
, 5F102HC11
, 5F102HC16
