特許
J-GLOBAL ID:201203086360351885
成膜装置及び成膜方法
発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2011-178203
公開番号(公開出願番号):特開2012-227503
出願日: 2011年08月17日
公開日(公表日): 2012年11月15日
要約:
【課題】酸化物半導体を用いたトランジスタは、非晶質シリコンを用いたトランジスタと比較して信頼性が劣る場合があった。また、酸化物半導体を用いたトランジスタの電気特性は、基板内、基板間及びロット間において、ばらつきが大きい場合があった。そこで、信頼性が高く、電気特性のばらつきの小さい酸化物半導体を用いた半導体装置を作製する。【解決手段】ロードロック室と、ロードロック室とゲートバルブを介して接続された搬送室と、搬送室とゲートバルブを介して接続された基板加熱室と、搬送室とゲートバルブを介して接続されたリークレートが1×10-10Pa・m3/秒以下である成膜室と、を有する成膜装置である。【選択図】図1
請求項(抜粋):
ロードロック室と、
前記ロードロック室とゲートバルブを介して接続された搬送室と、
前記搬送室とゲートバルブを介して接続された基板加熱室と、
前記搬送室とゲートバルブを介して接続されたリークレートが1×10-10Pa・m3/秒以下である成膜室と、を有することを特徴とする成膜装置。
IPC (3件):
H01L 21/363
, H01L 29/786
, H01L 21/336
FI (3件):
H01L21/363
, H01L29/78 618B
, H01L29/78 618A
Fターム (54件):
5F103AA08
, 5F103BB22
, 5F103BB32
, 5F103BB42
, 5F103BB46
, 5F103BB49
, 5F103DD30
, 5F103LL08
, 5F103LL13
, 5F103PP11
, 5F103PP12
, 5F103PP18
, 5F103RR02
, 5F103RR04
, 5F103RR05
, 5F110AA30
, 5F110CC01
, 5F110CC05
, 5F110DD01
, 5F110DD02
, 5F110DD03
, 5F110DD04
, 5F110DD05
, 5F110DD12
, 5F110DD13
, 5F110DD14
, 5F110DD15
, 5F110DD25
, 5F110EE02
, 5F110EE03
, 5F110EE04
, 5F110FF01
, 5F110FF02
, 5F110FF03
, 5F110FF04
, 5F110FF09
, 5F110GG01
, 5F110GG25
, 5F110GG28
, 5F110GG33
, 5F110GG43
, 5F110GG58
, 5F110HK01
, 5F110HK02
, 5F110HK03
, 5F110HK04
, 5F110HK07
, 5F110HK21
, 5F110HK32
, 5F110HK33
, 5F110NN02
, 5F110NN22
, 5F110NN23
, 5F110NN24
引用特許:
前のページに戻る