特許
J-GLOBAL ID：201303017717581243
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
特許業務法人深見特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2011-258570
公開番号（公開出願番号）：特開2013-115166
出願日： 2011年11月28日
公開日（公表日）： 2013年06月10日
要約：
【課題】ハイサイド素子として用いても誤動作が少なく、かつオン耐圧およびオフ耐圧の双方を高く維持することのできる半導体装置を提供する。【解決手段】主表面を有する半導体基板SUBの内部には、p-エピタキシャル領域EP1が、その主表面側にはp-エピタキシャル領域EP2が、その主表面側にはn型ドリフト領域DRIとp型ボディ領域BOとが形成されている。p-エピタキシャル領域EP1とp-エピタキシャル領域EP2との間には、これらの領域を電気的に分離するためにn+埋め込み領域NBが形成されている。n+埋め込み領域NBとp-エピタキシャル領域EP2との間には、p-エピタキシャル領域EP2よりも高いp型不純物濃度を有するp+埋め込み領域PBが形成されている。p+埋め込み領域PBは、n型ドリフト領域DRIとp型ボディ領域BOとの接合部の少なくとも直下に位置し、かつn型ドリフト領域DRIと接するドレイン領域DRAの直下を避けて配置されている。【選択図】図1
請求項（抜粋）：
主表面を有する半導体基板と、
前記半導体基板内に形成された第1導電型の第1領域と、
前記半導体基板内であって前記第1領域の前記主表面側に形成された第1導電型の第2領域と、
前記半導体基板内であって前記第2領域の前記主表面側に形成され、かつ前記第2領域との間でpn接合を構成する第2導電型の第3領域と、
前記第2領域の前記主表面側において前記第2領域と接するとともに前記第3領域と隣り合うように前記半導体基板内に形成され、かつ前記第2領域よりも高い第1導電型の不純物濃度を有する第1導電型の第4領域と、
前記第1領域と前記第2領域とを電気的に分離するように前記第1領域と前記第2領域との間の前記半導体基板内に形成された第2導電型の第5領域と、
前記第5領域と前記第2領域との間の前記半導体基板内に形成され、かつ前記第2領域よりも高い第1導電型の不純物濃度を有する第1導電型の第6領域と、
前記第3領域と接するように前記主表面に形成され、かつ前記第3領域よりも高い第2導電型の不純物濃度を有するドレイン領域とを備え、
前記第6領域は、前記第3領域と前記第4領域との接合部の少なくとも直下に位置し、かつ前記ドレイン領域の直下を避けて配置されている、半導体装置。
IPC (2件)：
FI (1件)：
Fターム (16件)：
5F140AA25
, 5F140AB04
, 5F140AC21
, 5F140BA01
, 5F140BA16
, 5F140BF53
, 5F140BH09
, 5F140BH10
, 5F140BH17
, 5F140BH30
, 5F140BH43
, 5F140BH45
, 5F140BH47
, 5F140BJ27
, 5F140CB04
, 5F140CD02
