半導体装置

発明者： , ,
出願人/特許権者：
公報種別：特許公報
出願番号（国際出願番号）：特願2012-198520
公開番号（公開出願番号）：特開2013-033974
特許番号：特許第5235242号
出願日： 2012年09月10日
公開日（公表日）： 2013年02月14日
請求項（抜粋）：

【請求項1】ソース線と、ビット線と、第1信号線と、第2信号線と、ワード線と、前記ソース線、前記ビット線、前記第1信号線、前記第2信号線、及び前記ワード線に電気的に接続されたメモリセルと、入力されたアドレス信号によって指定されたメモリセルを選択するように、前記第2信号線及び前記ワード線を駆動することができる機能を有する第1の回路と、前記第1信号線に書き込み電位を出力することができる機能を有する第2の回路と、前記指定されたメモリセルに電気的に接続されたビット線から入力される電位と、複数の読み出し電位とを比較することができる機能を有する第3の回路と、前記ビット線の電位と前記複数の読み出し電位の比較結果に基づいて複数の補正電圧のいずれかを選択することができる機能を有する第4の回路と、前記書き込み電位及び前記複数の読み出し電位を生成し、前記第2の回路及び前記第3の回路に供給することができる機能を有する第5の回路と、を有し、前記メモリセルは、第1のゲート電極、第1のソース電極、及び第1のドレイン電極を有する第1のトランジスタと、第2のゲート電極、第2のソース電極、及び第2のドレイン電極を有する第2のトランジスタと、第3のゲート電極、第3のソース電極、及び第3のドレイン電極を有する第3のトランジスタと、を有し、前記第1のトランジスタは、シリコンを含むチャネル形成領域を有し、前記第2のトランジスタは、酸化物半導体を含むチャネル形成領域を有し、前記第2のトランジスタのオフ電流は、1×10-13A以下であり、前記第1のゲート電極は、前記第2のソース電極または前記第2のドレイン電極の一方と電気的に接続され、前記ソース線は、前記第1のソース電極または前記第1のドレイン電極の一方と電気的に接続され、前記第1のソース電極または前記第1のドレイン電極の他方は、前記第3のソース電極または前記第3のドレイン電極の一方と電気的に接続され、前記ビット線は、前記第3のソース電極または前記第3のドレイン電極の他方と電気的に接続され、前記第1信号線は、前記第2のソース電極または前記第2のドレイン電極の他方と電気的に接続され、前記第2信号線は、前記第2のゲート電極と電気的に接続され、前記ワード線は、前記第3のゲート電極と電気的に接続され、前記第4の回路により選択された補正電圧を用いて補正した書き込み電位を、前記メモリセルに書き込むことができる機能を有することを特徴とする半導体装置。

IPC (6件)：

G11C 11/405 ( 200 6.01) , G11C 11/56 ( 200 6.01) , H01L 21/8242 ( 200 6.01) , H01L 27/108 ( 200 6.01) , H01L 27/10 ( 200 6.01) , H01L 29/786 ( 200 6.01)

FI (6件)：

G11C 11/34 352 B , G11C 11/34 381 A , H01L 27/10 321 , H01L 27/10 481 , H01L 29/78 613 B , H01L 29/78 618 B

引用特許：

出願人引用 (5件)

半導体装置
公報種別：公開公報出願番号：特願平6-017926 出願人：柴田直, 大見忠弘
半導体記憶装置
公報種別：公開公報出願番号：特願2000-323043 出願人：株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ
トランジスタ構造及びその製作方法
公報種別：公表公報出願番号：特願2005-501592 出願人：ザ・ステート・オブ・オレゴン・アクティング・バイ・アンド・スルー・ザ・ステート・ボード・オブ・ハイヤー・エデュケーション・オン・ビハーフ・オブ・オレゴン・ステート・ユニバーシティ

全件表示

審査官引用 (7件)

半導体装置
公報種別：公開公報出願番号：特願平6-017926 出願人：柴田直, 大見忠弘
半導体記憶装置
公報種別：公開公報出願番号：特願2000-323043 出願人：株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ
トランジスタ構造及びその製作方法
公報種別：公表公報出願番号：特願2005-501592 出願人：ザ・ステート・オブ・オレゴン・アクティング・バイ・アンド・スルー・ザ・ステート・ボード・オブ・ハイヤー・エデュケーション・オン・ビハーフ・オブ・オレゴン・ステート・ユニバーシティ

全件表示

前のページに戻る