半導体集積回路及び電源回路

発明者：
出願人/特許権者：
代理人 (3件)：中島淳 , 加藤和詳 , 福田浩志
公報種別：公開公報
出願番号（国際出願番号）：特願2012-175884
公開番号（公開出願番号）：特開2014-036489
出願日： 2012年08月08日
公開日（公表日）： 2014年02月24日
要約：

【課題】半導体素子の寄生容量に起因するキャパシタの容量低下を抑制する。【解決手段】IC12に設けられるDC-DCコンバータ16を形成する降圧回路10は、ブートストラップ用のキャパシタ36の一端がLXノード26Aに接続され、他端がLXノードより電位の高いノード38Bに接続される。トランジスタMaは、Psub上に形成されたNウェル44がノード38Bに接続され、Nウェルに形成されたPウェル46及びPウェルに形成されたソースSがLXノードに接続される。これにより、トランジスタのNウェル-Pウェル間の寄生容量が、ブートストラップ用の静電容量として機能し、ブートストラップ用の静電容量の容量低下が抑えられる。【選択図】図1

請求項（抜粋）：

一端が第1のノードに接続され、他端が前記第1のノードより高電位の第2のノードに接続された容量素子と、基板上に形成された第1の導電領域に、前記第1の導電領域と異なる導電型の第2の導電領域が形成され、前記第2の導電領域にソース電極、ドレイン電極及びゲート電極の各々が形成され、前記ソース電極及び前記第2の導電領域が前記第1のノードに接続され、前記第1の導電領域が前記第2のノードに接続された半導体素子と、を含む半導体集積回路。

IPC (1件)：

H02M 3/145

FI (1件)：

H02M3/145 H

Fターム (11件)：

5H730AA15 , 5H730AS04 , 5H730AS05 , 5H730BB13 , 5H730BB14 , 5H730BB15 , 5H730DD04 , 5H730DD16 , 5H730DD28 , 5H730FG01 , 5H730ZZ15

引用特許：

審査官引用 (7件)

半導体集積回路
公報種別：公開公報出願番号：特願2009-158080 出願人：ミツミ電機株式会社
キャパシタ装置及びその製造方法
公報種別：公開公報出願番号：特願2011-178148 出願人：三星電子株式会社
昇圧回路
公報種別：公開公報出願番号：特願平8-074959 出願人：ソニー株式会社

全件表示

前のページに戻る