文献

J-GLOBAL ID：201502296265718944   整理番号：15A0219049

モンテカルロ法を用いたSiダブルゲート構造MOSFETの準バリスティック輸送係数の抽出

Quasi-Ballistic Transport Parameters in Si Double-Gate MOSFETs Extracted Using Monte Carlo Method

著者 (10件)： 土屋英昭 (神戸大 大学院工学研究科) ,  土屋英昭 (JST-CREST) ,  石田良馬 (神戸大 大学院工学研究科) ,  鎌倉良成 (大阪大 大学院工学研究科) ,  鎌倉良成 (JST-CREST) ,  森伸也 (大阪大 大学院工学研究科) ,  森伸也 (JST-CREST) ,  宇野重康 (立命館大 理工) ,  宇野重康 (JST-CREST) ,  小川真人 (神戸大 大学院工学研究科)
資料名： 電子情報通信学会技術研究報告  (IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻： 114  号： 291(SDM2014 96-107)  ページ： 53-58  発行年： 2014年10月30日 
JST資料番号： S0532B  ISSN： 0913-5685  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 本稿では,モンテカルロシミュレーションを用いてSiダブルゲート構造MOSFETの準バリスティック輸送係数を抽出し,物理的極限にまで微細化されたSi MOSFETのデバイス特性を議論する。特に,チャネル長が10mm以下になると,チャネルの薄層化によってチャネル膜厚ゆらぎ散乱が増大し,MOSFETのバリスティック効率,すなわちオン電流が急激に低下することを明らかにする。また,準バリスティック輸送係数のゲート及びドレイン電圧依存性についても検討を行う。(著者抄録)

シソーラス用語： *MOSFET ,  ケイ素 ,  シミュレーション ,  *モンテカルロ法 ,  *バリスティック輸送 ,  *輸送係数 ,  特性 ,  長さ ,  電圧依存性 ,  電圧 ,  ドレイン【半導体】
準シソーラス用語： ゲート電圧 ,  *ダブルゲートMOSFET ,  チャネル長 ,  デバイス特性 ,  *モンテカルロシミュレーション

分類 (2件)： トランジスタ  (NC03070N) ,  半導体結晶の電気伝導  (BM03043X)

引用文献 (9件)：

• K. Natori, “Scalling limit of the MOS transistor -A ballistic MOSFET-,“ IEICE Trans. Electron., vol. E84-C, no. 8, pp. 1029-1036, August 2001.
• K. Uchida, H. Watanabe, A. Kinoshita, J. Koga, T. Numata, and S. Takagi, “Experimental study on carrier transport mechanism in ultrathin-body SOI n- and p-MOSFETs with SOI thickness less than 5 nm,“ Technical Digest of International Electron Devices Meeting (IEDM), pp. 47-50, San Francisco, December 2002.
• S. Koba, R. Ishida, Y. Kubota, H. Tsuchiya, Y. Kamakura, N. Mori, and M. Ogawa, “The impact of increased deformation potential at MOS interface on quasi-ballistic transport in ultrathin channel MOSFETs scaled down to sub-10nm channel length,“ Technical Digest of International Electron Devices Meeting (IEDM), pp. 312-315, Washington, DC, December 2013.
• S. Koba, R. Ishida, Y. Kubota, H. Tsuchiya, Y. Kamakura, N. Mori, and M. Ogawa, “Effects of increased acoustic phonon deformation potential and surface roughness scattering on quasi-ballistic transport in ultrascaled Si-MOSFETs,“ Jpn. J. Appl. Phys., vol. 53, 114301, October 2014.
• S. Takagi, A. Toriumi, M. Iwase, and H. Tango, “On the universality of inversion layer mobility in Si MOSFET's: Part I-Effects of substrate impurity concentration,“ IEEE Trans. Electron Devices, vol. 41, no. 12, pp. 2357-2362, December 1994.

タイトルに関連する用語 (6件)： モンテカルロ法 ,  Si ,  ダブルゲート ,  MOSFET ,  準バリスティック輸送 ,  係数