薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置

発明者： , , , , ,
出願人/特許権者：
代理人 (1件)：特許業務法人浅村特許事務所
公報種別：公開公報
出願番号（国際出願番号）：特願2014-016635
公開番号（公開出願番号）：特開2015-144176
出願日： 2014年01月31日
公開日（公表日）： 2015年08月06日
要約：

【課題】ソース電極およびドレイン電極と半導体層との界面が3次元構造を有することで、ソース電極およびドレイン電極と半導体層との間のコンタクト抵抗を低減した薄膜トランジスタとその製造方法を提供する。【解決手段】ソース電極60およびドレイン電極70と、ソース電極60およびドレイン電極70に接して設けられた半導体層50と、ソース電極60およびドレイン電極70の間のチャネルに対応させて設けられたゲート電極30と、ゲート電極30と半導体層50との間に設けられた絶縁体層40と、を備え、ソース電極60およびドレイン電極70のうち少なくとも一方と半導体層50との界面が3次元構造を有する薄膜トランジスタ10。【選択図】図1

請求項（抜粋）：

ソース電極およびドレイン電極と、前記ソース電極および前記ドレイン電極に接して設けられた半導体層と、前記ソース電極および前記ドレイン電極の間のチャネルに対応させて設けられたゲート電極と、前記ゲート電極と前記半導体層との間に設けられた絶縁体層と、を備え、前記ソース電極および前記ドレイン電極のうち少なくとも一方と前記半導体層との界面が3次元構造を有する、薄膜トランジスタ。

IPC (3件)：

H01L 29/786 , H01L 21/28 , H01L 29/41

FI (6件)：

H01L29/78 616T , H01L29/78 618C , H01L29/78 618B , H01L21/28 301B , H01L21/28 301R , H01L29/44 S

Fターム (77件)：

4M104AA03 , 4M104AA09 , 4M104BB02 , 4M104BB04 , 4M104BB05 , 4M104BB08 , 4M104BB09 , 4M104BB14 , 4M104BB16 , 4M104BB17 , 4M104BB18 , 4M104BB36 , 4M104CC01 , 4M104CC05 , 4M104DD37 , 4M104EE05 , 4M104EE06 , 4M104EE15 , 4M104EE16 , 4M104EE17 , 4M104EE18 , 4M104FF06 , 4M104FF17 , 4M104GG08 , 4M104HH15 , 4M104HH20 , 5F110AA03 , 5F110BB01 , 5F110CC01 , 5F110CC03 , 5F110CC05 , 5F110CC07 , 5F110DD01 , 5F110DD02 , 5F110DD03 , 5F110DD05 , 5F110EE02 , 5F110EE03 , 5F110EE04 , 5F110EE06 , 5F110EE07 , 5F110EE08 , 5F110EE14 , 5F110EE42 , 5F110EE44 , 5F110FF01 , 5F110FF02 , 5F110FF03 , 5F110FF04 , 5F110FF09 , 5F110FF22 , 5F110FF30 , 5F110GG01 , 5F110GG06 , 5F110GG22 , 5F110GG24 , 5F110GG25 , 5F110GG28 , 5F110GG29 , 5F110GG33 , 5F110GG42 , 5F110GG43 , 5F110GG44 , 5F110GG58 , 5F110HK02 , 5F110HK03 , 5F110HK04 , 5F110HK06 , 5F110HK21 , 5F110HK22 , 5F110HK32 , 5F110HM02 , 5F110NN02 , 5F110NN22 , 5F110NN23 , 5F110NN24 , 5F110NN27

引用特許：

審査官引用 (9件)

表示装置およびその製造方法
公報種別：公開公報出願番号：特願2010-054122 出願人：パナソニック液晶ディスプレイ株式会社
薄膜の加工方法、容量素子の製造方法及び半導体装置の製造方法
公報種別：公開公報出願番号：特願平5-054187 出願人：松下電器産業株式会社
半導体素子
公報種別：公開公報出願番号：特願2013-163158 出願人：株式会社半導体エネルギー研究所

全件表示

前のページに戻る