特許
J-GLOBAL ID:201503019740322202

信頼性および動作寿命を改善した半導体デバイスならびにその製造方法

発明者:
出願人/特許権者:
代理人 (6件): 辻居 幸一 ,  熊倉 禎男 ,  箱田 篤 ,  浅井 賢治 ,  山崎 一夫 ,  市川 さつき
公報種別:公表公報
出願番号(国際出願番号):特願2015-539829
公開番号(公開出願番号):特表2015-533774
出願日: 2013年10月25日
公開日(公表日): 2015年11月26日
要約:
改善された寿命および信頼性を示す半導体ウェーハ構造を製造する方法が記載される。本方法は、活性な半導体層構造をネイティブの格子整合していない半導体成長基板から作業基板に移しかえるステップを含み、歪み整合層が除去され、活性な半導体層構造の一部が除去されてもよい。ある実施形態では、活性な半導体層構造を作業基板に取り付けるプロセスは、規定時間、高温でアニールするステップを含む。本明細書に記載されるような方法は、活性な半導体層構造全体にわたって低密度の転位欠陥を有し、ネイティブの半導体成長基板に存在する、大きく転移した歪み整合層を含まない作業半導体ウェーハ構造を作製するために使用することができる。
請求項(抜粋):
半導体デバイス作製のための作業半導体ウェーハ構造を製造する方法であって、 第1の格子定数χ1を有するネイティブ成長基板、 前記第1の格子定数χ1とは少なくとも1%だけ異なる第2の格子定数χ2を有する活性な半導体層構造、および 前記ネイティブ成長基板と前記活性な半導体層構造との間に配置された1つまたは複数の単結晶歪み整合層 を備えるネイティブの半導体成長ウェーハから開始するステップと、 前記活性な半導体層構造の少なくとも一部を作業基板に移しかえるステップと、 前記ネイティブの半導体の前記1つまたは複数の単結晶歪み整合層の少なくとも一部を除去するステップと、 を含み、 それによって前記作業半導体ウェーハ構造が、形成され、前記作業基板、前記ネイティブの半導体成長ウェーハの前記活性な半導体層構造の少なくとも一部を備えるが、前記ネイティブの半導体成長ウェーハの前記1つまたは複数の単結晶歪み整合層の少なくとも一部を含まない、方法。
IPC (2件):
C30B 25/18 ,  C30B 33/06
FI (2件):
C30B25/18 ,  C30B33/06
Fターム (34件):
4G077AA02 ,  4G077AA03 ,  4G077AB01 ,  4G077BE08 ,  4G077BE13 ,  4G077BE14 ,  4G077BE15 ,  4G077DB08 ,  4G077ED06 ,  4G077EF02 ,  4G077EF03 ,  4G077FF01 ,  4G077HA02 ,  4G077HA06 ,  4G077HA12 ,  4G077TA04 ,  4G077TB05 ,  4G077TC12 ,  4G077TK08 ,  4G077TK11 ,  5F045AB09 ,  5F045AB14 ,  5F045AD09 ,  5F045AD10 ,  5F045AD11 ,  5F045AF02 ,  5F045AF03 ,  5F045AF09 ,  5F045BB12 ,  5F045CA10 ,  5F045CB02 ,  5F045DA53 ,  5F045DA61 ,  5F045HA16
引用特許:
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る