特許
J-GLOBAL ID：201503076712398832

薄膜トランジスタ及びその製造方法

発明者：
生田目 俊秀

生田目 俊秀 について

, 
塚越 一仁

塚越 一仁 について

, 
徐 勇

徐 勇 について


出願人/特許権者：
国立研究開発法人物質・材料研究機構

国立研究開発法人物質・材料研究機構 について


公報種別：公開公報
出願番号（国際出願番号）：特願2013-243413
公開番号（公開出願番号）：特開2015-103677
出願日： 2013年11月26日
公開日（公表日）： 2015年06月04日
要約：
【課題】バリア層を半導体層とソース・ドレイン電極の間に挿入することで、トランジスタ特性に優れた薄膜トランジスタ及び薄膜トランジスタの製造方法を提供する。 【解決手段】ソース電極7及びドレイン電極8と、半導体層5と、前記ソース電極及び前記ドレイン電極と前記半導体層との間に設けられたバリア層6と、前記ソース電極と前記ドレイン電極との間のチャネルに対応させて設けられたゲート電極3と、前記ゲート電極と前記半導体層との間に設けられた絶縁体層4とを有する薄膜トランジスタ1により、上記課題が達成される。【選択図】図1
請求項（抜粋）：
ソース電極及びドレイン電極と、 半導体層と、 前記ソース電極及び前記ドレイン電極と前記半導体層との間に設けられ、アルミニウム元素及びタンタル元素からなる群から選択された少なくとも一を含む金属酸化物からなるバリア層と、 前記ソース電極と前記ドレイン電極との間のチャネルに対応させて設けられたゲート電極と、 前記ゲート電極と前記半導体層との間に設けられた絶縁体層と を有する薄膜トランジスタ。
IPC (3件)：
H01L 29/786 ,  H01L 21/28 ,  H01L 21/336
FI (5件)：
H01L29/78 616V ,  H01L29/78 618B ,  H01L21/28 301R ,  H01L29/78 616U ,  H01L29/78 618A
Fターム (54件)：
4M104AA03 ,  4M104AA09 ,  4M104BB01 ,  4M104BB02 ,  4M104BB04 ,  4M104BB05 ,  4M104BB08 ,  4M104BB09 ,  4M104BB14 ,  4M104BB16 ,  4M104BB17 ,  4M104BB18 ,  4M104BB36 ,  4M104BB39 ,  4M104CC01 ,  4M104CC05 ,  4M104DD29 ,  4M104EE15 ,  4M104EE16 ,  4M104EE17 ,  4M104GG08 ,  4M104HH08 ,  5F110AA01 ,  5F110AA08 ,  5F110BB01 ,  5F110DD01 ,  5F110DD02 ,  5F110DD05 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE07 ,  5F110EE08 ,  5F110EE14 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF05 ,  5F110FF23 ,  5F110GG01 ,  5F110GG43 ,  5F110HK01 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK06 ,  5F110HK07 ,  5F110HK08 ,  5F110HK21 ,  5F110HK32 ,  5F110HK33 ,  5F110HK34 ,  5F110HM02
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM