特許
J-GLOBAL ID：201503091910094864

半導体記憶装置

発明者：
舛岡 富士雄

舛岡 富士雄 について

, 
新井 紳太郎

新井 紳太郎 について


出願人/特許権者：
ユニサンティス エレクトロニクス シンガポール プライベート リミテッド

ユニサンティス エレクトロニクス シンガポール プライベート リミテッド について


代理人 (7件)： 辻居 幸一 ,  熊倉 禎男 ,  大塚 文昭 ,  西島 孝喜 ,  須田 洋之 ,  上杉 浩 ,  鈴木 信彦
公報種別：特許公報
出願番号（国際出願番号）：特願2013-182924
公開番号（公開出願番号）：特開2014-003325
特許番号：特許第5715209号
出願日： 2013年09月04日
公開日（公表日）： 2014年01月09日
請求項（抜粋）：
【請求項1】 6個のMOSトランジスタが基板上に形成された絶縁膜上に配列されたスタティック型メモリセルを備えた半導体記憶装置であって、 前記6個のMOSトランジスタの各々は、 メモリにアクセスするための第1及び第2のNMOSのアクセストランジスタと、メモリセルのデータを保持するために記憶ノードを駆動する第1及び第2のNMOSのドライバトランジスタと、メモリセルのデータを保持するために電荷を供給する第1及び第2のPMOSのロードトランジスタとして機能し、 メモリにアクセスするための第1及び第2のNMOSのアクセストランジスタの各々における第1の拡散層、柱状半導体層及び第2の拡散層とは、 第1の拡散層、柱状半導体層及び第2の拡散層が、基板上に形成された絶縁膜上に垂直方向に階層的に配置され、前記柱状半導体層は前記第1の拡散層と前記第2の拡散層の間に配置され、前記柱状半導体層の側壁にゲートが形成されており、 メモリセルのデータを保持するために記憶ノードを駆動する第1及び第2のNMOSのドライバトランジスタの第3の拡散層、柱状半導体層及び第4の拡散層とは、第3の拡散層、柱状半導体層及び第4の拡散層が、基板上に形成された絶縁膜上に垂直方向に階層的に配置され、前記柱状半導体層は前記第3の拡散層と前記第4の拡散層の間に配置され、前記柱状半導体層の側壁にゲートが形成されており、 メモリセルのデータを保持するために電荷を供給する第1及び第2のPMOSのロードトランジスタの第5の拡散層、柱状半導体層及び第6の拡散層とは、 第5の拡散層、柱状半導体層及び第6拡散層が、基板上に形成された絶縁膜上に垂直方向に階層的に配置され、前記柱状半導体層は前記第5の拡散層と前記第6の拡散層の間に配置され、前記柱状半導体層の側壁にゲートが形成されており、 第1のNMOSのアクセストランジスタ、第1のNMOSのドライバトランジスタ及び第1のPMOSのロードトランジスタは、互いに隣接して配列され、 第2のNMOSのアクセストランジスタ、第2のNMOSのドライバトランジスタ及び第2のPMOSのロードトランジスタは、互いに隣接して配列され、 データを保持する第1の記憶ノードとして機能する、第1のNMOSのアクセストランジスタの第1の拡散層、第1のNMOSのドライバトランジスタの第3の拡散層、及び第1のPMOSのロードトランジスタの第5の拡散層を前記柱状半導体層より下かつ前記絶縁膜上に配置し、 第1のNMOSのアクセストランジスタの前記第1の拡散層、第1のNMOSのドライバトランジスタの前記第3の拡散層及び第1のPMOSのロードトランジスタの前記第5の拡散層の各々の表面に形成された第1のシリサイド層を介して、第1のNMOSのアクセストランジスタの前記第1の拡散層、第1のNMOSのドライバトランジスタの前記第3の拡散層及び第1のPMOSのロードトランジスタの前記第5の拡散層を相互に接続し、 データを保持する第2の記憶ノードとして機能する、第2のNMOSのアクセストランジスタの第1の拡散層、第2のNMOSのドライバトランジスタの第3の拡散層、及び第2のPMOSのロードトランジスタの第5の拡散層を前記柱状半導体層より下かつ前記絶縁膜上に配置し、 第2のNMOSのアクセストランジスタの前記第1の拡散層、第2のNMOSのドライバトランジスタの前記第3の拡散層及び第2のPMOSのロードトランジスタの前記第5の拡散層の各々の表面に形成された第2のシリサイド層を介して、第2のNMOSのアクセストランジスタの前記第1の拡散層、第2のNMOSのドライバトランジスタの前記第3の拡散層及び第2のPMOSのロードトランジスタの前記第5の拡散層を相互に接続したことを特徴とする半導体記憶装置。
IPC (2件)：
H01L 21/8244 ( 200 6.01) ,  H01L 27/11 ( 200 6.01)
FI (1件)：
H01L 27/10 381
引用特許：
出願人引用 (9件)
全件表示
審査官引用 (9件)
全件表示

前のページに戻る

TOP

BOTTOM