抄録/ポイント: 抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
回路の微細化の進展により,経年劣化による遅延故障が発生し,回路の耐故障性が低下している。回路の耐故障性を向上させる手法として,ABB(Adaptive Body Bias)を利用する手法がある。ただし,ABBを利用する手法では,適切な電圧を印加するために,元の回路とは別に,新しい回路が必要である。また,MOSトランジスタに電圧を印加しても回避できない遅延故障があるため,トランジスタレベルでの遅延故障を回避する手法にはたくさんの課題がある。本稿では,回路設計レベルで遅延故障を回避する手法を提案する。回路設計レベルでの遅延故障を回避する手法では,MOSトランジスタに起こる現象に関係なく遅延故障を回避することができる。本稿では,PPC(Partially-Programmable Circuit)を用いて最も多くの遅延故障を回避する回路設計手法を提案する。提案手法をベンチマーク回路に適用して実験を行った。3入力のLUTを使用した提案手法では,最大で全体の遅延故障の48%,4入力のLUTを使用した提案手法では,最大で全体の遅延故障の24%を回避することができた。実験結果より,PPCを利用して回路の遅延故障を回避する手法が有効である場合があることを示すことができた。(著者抄録)