特許
J-GLOBAL ID:201603017200056141
絶縁ゲート型半導体装置及びその製造方法
発明者:
,
,
,
出願人/特許権者:
代理人 (4件):
森 哲也
, 鈴木 壯兵衞
, 田中 秀▲てつ▼
, 宮坂 徹
公報種別:公開公報
出願番号(国際出願番号):特願2014-258400
公開番号(公開出願番号):特開2016-119392
出願日: 2014年12月22日
公開日(公表日): 2016年06月30日
要約:
【課題】U溝の幅に関係なく、高耐圧化と低オン抵抗化が同時に実現可能な絶縁ゲート型半導体装置及びその製造方法を提供する。【解決手段】n型のドリフト領域12と、ドリフト領域12を垂直な側壁で挟んでドリフト領域12と交互に配列されるp型のコラム領域16aと、ドリフト領域12の上に配置されたp型のベース領域13と、コラム領域16aの上に配置されたU溝51の側壁に設けられたゲート絶縁膜と、U溝51の内部に埋め込まれたゲート電極32と、ゲート絶縁膜に側部が接するように、ベース領域13の上部に配置されたn型のソース領域14とを備える。U溝51の幅はコラム領域16aの幅より広い。【選択図】 図1
請求項(抜粋):
第1導電型のドリフト領域と、
前記ドリフト領域の下面に設けられた前記ドリフト領域よりも高不純物密度で第1導電型のドレイン領域と、
前記ドレイン領域の主面に対し垂直な側壁を有し、該垂直な側壁を介して前記ドリフト領域と交互に周期的に配列された、複数の第2導電型のコラム領域と、
前記垂直な側壁に挟まれた部分の前記ドリフト領域の上にそれぞれ配置された、複数の第2導電型のベース領域と、
前記コラム領域の上にそれぞれ配置されたU溝の側壁に設けられたゲート絶縁膜と、
前記U溝の内部に埋め込まれ、前記ゲート絶縁膜に接するゲート電極と、
前記ゲート絶縁膜に接し、前記ベース領域のそれぞれの上部に配置された第1導電型のソース領域と、
を備え、前記U溝の幅は、前記周期的な配列方向に測った前記コラム領域の幅より広いことを特徴とする絶縁ゲート型半導体装置。
IPC (7件):
H01L 29/78
, H01L 29/06
, H01L 21/336
, H01L 29/12
, H01L 29/861
, H01L 29/868
, H01L 21/329
FI (13件):
H01L29/78 652H
, H01L29/78 652P
, H01L29/78 658A
, H01L29/78 652T
, H01L29/78 658E
, H01L29/78 653C
, H01L29/78 652K
, H01L29/91 L
, H01L29/91 F
, H01L29/91 B
, H01L29/91 D
, H01L29/06 301V
, H01L29/78 652F
引用特許:
審査官引用 (7件)
-
半導体装置
公報種別:公開公報
出願番号:特願2004-152128
出願人:株式会社東芝
-
半導体装置及びその製造方法
公報種別:公開公報
出願番号:特願2004-358010
出願人:NECエレクトロニクス株式会社
-
半導体装置およびその製造方法
公報種別:公開公報
出願番号:特願2012-252598
出願人:ルネサスエレクトロニクス株式会社
全件表示
前のページに戻る