特許
J-GLOBAL ID：201703019499063190

ソースのエッジに隣接するソースコンタクトを有するメモリアレイを含む装置

発明者：
丹沢 徹

丹沢 徹 について


出願人/特許権者：
マイクロン テクノロジー, インク.

マイクロン テクノロジー, インク. について


代理人 (2件)： 大菅 義之 ,  野村 泰久
公報種別：公表公報
出願番号（国際出願番号）：特願2016-555611
公開番号（公開出願番号）：特表2017-511978
出願日： 2015年03月05日
公開日（公表日）： 2017年04月27日
要約：
3次元(3D)メモリデバイス及びこれを含むシステムを備える様々な装置が本明細書において説明される。1つの実施形態において、3Dメモリデバイスは、少なくとも2つのソース、少なくとも2つのソースの上方にそれぞれ形成され、且つ、少なくとも2つのソースと結合される、少なくとも2つのメモリアレイ、及び、ソースの1つまたは複数のエッジに隣接するソースコンタクトを使用して少なくとも2つのソースに電気的にそれぞれ結合されるソース導体を含んでよい。少なくとも2つのメモリアレイのそれぞれは、メモリセル、制御ゲート、及び、データ線を含んでよい。ソースのエッジと、エッジに隣接するソースコンタクトとの間にはデータ線がない。【選択図】図2A
請求項（抜粋）：
少なくとも2つのソースと、 前記少なくとも2つのソースの上方にそれぞれ形成され、且つ、前記少なくとも2つのソースと結合される、少なくとも2つのメモリアレイであって、前記少なくとも2つのメモリアレイのそれぞれが、メモリセルの垂直のストリング、制御ゲート、及び、データ線を含む、前記少なくとも2つのメモリアレイと、 ソースエッジに隣接するソースコンタクトを使用して、それぞれ前記少なくとも2つのソースに結合されるソース導体であって、前記ソースエッジのうちの或るソースエッジと、前記少なくとも2つのソースのそれぞれのための前記ソースコンタクトのうちの或るソースコンタクトとの間にデータ線がない、前記ソース導体と を含む、装置。
IPC (4件)：
H01L 27/115 ,  H01L 29/788 ,  H01L 21/336 ,  H01L 29/792
FI (2件)：
H01L27/10 434 ,  H01L29/78 371
Fターム (24件)：
5F083EP18 ,  5F083EP23 ,  5F083EP33 ,  5F083EP34 ,  5F083EP76 ,  5F083GA09 ,  5F083GA10 ,  5F083JA04 ,  5F083JA19 ,  5F083JA35 ,  5F083JA39 ,  5F083JA53 ,  5F083LA12 ,  5F083LA16 ,  5F083LA20 ,  5F083LA21 ,  5F083MA06 ,  5F083MA16 ,  5F101BA45 ,  5F101BB05 ,  5F101BD16 ,  5F101BD22 ,  5F101BD30 ,  5F101BD34
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM