特許
J-GLOBAL ID:201803005124474962

半導体装置の作製方法

発明者:
出願人/特許権者:
公報種別:特許公報
出願番号(国際出願番号):特願2016-080026
公開番号(公開出願番号):特開2016-131258
特許番号:特許第6224157号
出願日: 2016年04月13日
公開日(公表日): 2016年07月21日
請求項(抜粋):
【請求項1】 電界効果トランジスタを有する半導体回路を形成する工程と、 前記電界効果トランジスタのフローティング電極に電荷を帯電させる工程と、 前記帯電工程の後、前記半導体回路を遮光膜で覆う工程と、を有し、 前記電界効果トランジスタは、 半導体層と、 前記半導体層と接する領域を有する第1の導電層と、 前記半導体層と接する領域を有する第2の導電層と、 前記半導体層上方に設けられ、且つ前記半導体層と重なる領域を有する第3の導電層と、を有し、 前記フローティング電極は、前記半導体層と前記第3の導電層との間に設けられ、 前記フローティング電極は、前記半導体層を横切るように設けられ、 前記帯電工程の後、前記フローティング電極に蓄積された電荷量は、変更されないことを特徴とする半導体装置の作製方法。
IPC (11件):
H01L 21/336 ( 200 6.01) ,  H01L 29/786 ( 200 6.01) ,  H01L 21/8234 ( 200 6.01) ,  H01L 27/06 ( 200 6.01) ,  H01L 27/088 ( 200 6.01) ,  H01L 21/8242 ( 200 6.01) ,  H01L 27/108 ( 200 6.01) ,  H01L 29/788 ( 200 6.01) ,  H01L 29/792 ( 200 6.01) ,  H01L 27/115 ( 201 7.01) ,  H01L 27/1156 ( 201 7.01)
FI (10件):
H01L 29/78 617 J ,  H01L 29/78 618 B ,  H01L 27/06 102 A ,  H01L 27/088 331 E ,  H01L 27/088 E ,  H01L 27/088 H ,  H01L 27/108 321 ,  H01L 27/108 671 Z ,  H01L 29/78 371 ,  H01L 27/115
引用特許:
審査官引用 (8件)
全件表示

前のページに戻る